各位好：dc 降压芯片 bst引脚有些需要在vou和bst之间串联电容之后在串联已电阻，有些芯片测省掉电阻。TI一般都没有，mps一般都需要。当然我看到TI都是SO8的封装而mps都是sot23 8
2013-12-06 10:04
如题......我想买佰仕通那个BST-LC9充电器,有人用过吗..充锂电的.. 求知道...求推荐..求指导..我想说..还有就是这论坛怎么那么奇怪..发个帖子..需要多少个字呢...不是15个字就可以吗?太离谱了吗...没事打那么多字干嘛....
2013-03-23 11:14
天线阵列和滤波器常常通过改变钛酸钡锶(BST)电容上的电压来进行调谐。将这种铁电材料应用于电容时，只需施加一个电压，即可导致其晶体结构发生细小的变化，从而改变其介电常数，电容值因而随之改变。相比
2019-06-19 06:23
BST材料的特性是什么？怎样去设计分布式电容共面波导结构式移相器？
2021-06-08 06:55
`BST为12V。按照这个图纸做的H桥，场效应管用的是IRF3205，右侧桥臂 位PWM波左侧低电平是电路正常，电机运转。右侧桥臂位低电平时，HO只有9V多，LO有3V多。此时右侧桥臂三极管发热严重，电机无法运转， 求指点。`
2019-04-30 14:49
Pin 1.30V, PG Pin始终为低电平，TR/SS Pin 为2.53V，BST Pin 7.28V, INTVCC Pin 3.46V。附件为原理图，和异常情况下SW波形（黄色）。
2024-01-05 07:22
用了款buck芯片sct2320，输出3.3V,满载2A，发现带轻载，0.5A，一点尖峰都没有，平滑的没朋友。然后带满载出现尖峰如图2。做了3步骤，1.增大bst跟sw之间的电容值，想降低di/dt
2018-08-27 16:36
本文将详细论述采用CPLD技术来实现120MHz高速A／D采集卡的设计方法，该采集卡具有包括负延迟触发在内的多种触发方式，采用CPLD复杂可编程逻辑器件（又称FPGA）EPM7128SQC100－7和AD公司的高速模数转换器（A／D）AD9054BST－135来实现。
2021-04-30 06:27
寄存器：在kernel\sound\soc\codecs\rt5651.c文件中rt5651_bst3_event函数中添加：@@ -966,14 +930,21 @@ static int
2022-05-17 10:23
感觉应该是入门级的问题吧？年纪大了，学起来有点吃力。问题就是，power logic里放一个mos管，系统（pads vx2.3)自带的misc库里的BST100，然后选择一个PCB封装，DPAK4
2018-05-08 09:05
