为了在嵌入式系统设计中实现对SDRAM存储器的访问，本文提出了一种基于AMBA-AHB总线规范的SDRAM控制器设计方案。方案首先简要介绍了AMBA总线规范，然后在完成整个存储控制器的整体框架
2014-01-02 13:59
AXI接口虽然经常使用，很多同学可能并不清楚Vivado里面也集成了AXI的Verification IP，可以当做AXI的master、pass through和slave，本次内容我们看下
2023-07-27 09:19
依据SPI同步串行接口的通信协议， 设计一个可配置的、高度灵活的SPI Master 模块，以满足正常、异常及强度测试要求。利用Verilog 语言实现SPI接口的设计原理和编程思想。
2018-11-05 17:42
又比如SOC设计，肯定需要各种bridge，假设一个AHB2APB，你就同时需要了解AHB slave和APB master。
2024-01-24 14:33
系统中的各个模块之间相互通信是通过总线，总线的作用，就是把数据和地址从设备A搬运到设备B上。
2018-06-14 10:13
当今的SoC芯片，普遍包含大量的工业标准接口同外围设备相连。 在验证设计过程中，这些接口被用于和测试testbench相连接。
2022-12-08 11:24
AMBA VIP 分享
2022-12-10 20:47
A Memory Write Request of 1 DW with no bytes enabled, 即Memory Write 类型tlp中只有1DW的data，且length字段为1，并且tlp header中的First DW BE[3:0] 和Last DW BE[3:0]均为0。
2023-05-15 14:24
