北京联通发布“Smart Link”智慧专线 今日头条等首批客户正式开通使用
2020-12-18 06:36
本文介绍了RC1180-KNX主要特性， 典型连接图， 应用示意图以及三种RCxxxxDK-USB演示板方框图，电路图，材料清单以及PCB元件布局图。
2021-05-26 06:21
嗨，我在Kintex7 XC7K325T中使用GTX收发器与SATA 3 Gb / s的SATA磁盘通信。我的问题是，有时RXELECIDLE信号在数据传输过程中变高。（我认为这意味着SATA磁盘电气空闲）并且在RXNOTINTABLE也进行了转换之后。 （我认为这意味着传入的数据无效）。我的测试是这样的：我完全写入120 GByte磁盘。没有错误。然后我开始一个新的完整写入过程。在转移的某个地方我得到了这个错误。我在chipcope中看到错误。我的主要GTX收发器设置如下：我使用Vivado 2014.4和7系列FPGA收发器向导（3.4）协议= SATA3线速= 3 Gbps参考时钟= 150 MHz编码= 8B / 10BRX / TX Buffer =启用RX均衡： 模式= DFE-Auto 自动增益控制=自动 CTLE3适应逻辑=启用RX终端电压调整值= 800 mV使用RX OOB信号检测=启用通道绑定=未启用时钟校正=使用两个时钟校正序列任何人都可以帮我找到如何找到这个错误的原因？谢谢。穆斯塔法苏
2020-08-21 07:03
802.11ac Wi-Fi市场目前正呈现高速发展态势
2021-05-24 06:52
什么是ZigBee协议栈？如何使用ZigBee协议栈？zigbee协议栈的工作流程是怎样的？
2021-10-09 06:20
Peter认为，鉴于其高性能、易编程及低成本特点，GPGPU技术在许多情况下能够替代FPGA和DSP
2019-10-17 08:07
无线传感器网络的出现 引起了全世界范围的广泛关注，被称为二十一世纪最具影响的技术之一。改变世界的10大新技术之一。全球未来的四大高技术产业之一。而无线传感器网络技术很快也将进入工业自动化和工业测控领域，大多数工业仪表和自动化产品都将很快嵌入无线传输功能，完成从有线到无线过渡。
2019-08-29 07:33
嗨， 我在使用DCM时遇到了问题。我的要求实际上是将clk信号的频率从50MHz降低到20MHz。在10个时钟脉冲之后，dcm的输出会显示出来。我使用的是ISE版本12.1。FPGA系列：Spartan 3E设备：XC3S250E包装：CP132速度：-4使用的DCM属性：CLK_FEEDBACK = NONE CLKDV_DIVIDE = 2.5 CLKFX_DIVIDE = 5 = CLKFX_MULTIPLY 2 CLKIN_DIVIDE_BY_2 = FALSE CLKIN_PERIOD = 20.000 CLKOUT_PHASE_SHIFT = NONE DESKEW_ADJUST = SOURCE_SYNCHRONOUS DFS_FREQUENCY_MODE = LOW DLL_FREQUENCY_MODE = LOW DUTY_CYCLE_CORRECTION = TRUE FACTORY_JF = 16'hC080 PHASE_SHIFT = 0 STARTUP_WAIT = FALSE是否有任何设置更改我需要实现以避免输出的延迟。如果不是我想知道，如果任何其他方式我可以实现这个信号。以上来自于谷歌翻译以下为原文Hi,I have an issue in using a DCM.My requirement is actually to cut down the frequency of clk signal from 50MHz to 20 MHz.The output of a dcm is getting displayed after 10 clock pulses. I am using ISE version 12.1.FPGA family:Spartan 3EDevice:XC3S250EPAckage:CP132speed:-4The DCM attributes used :CLK_FEEDBACK = NONE CLKDV_DIVIDE = 2.5 CLKFX_DIVIDE = 5 CLKFX_MULTIPLY = 2 CLKIN_DIVIDE_BY_2 = FALSE CLKIN_PERIOD = 20.000 CLKOUT_PHASE_SHIFT = NONE DESKEW_ADJUST = SOURCE_SYNCHRONOUS DFS_FREQUENCY_MODE = LOW DLL_FREQUENCY_MODE = LOW DUTY_CYCLE_CORRECTION = TRUE FACTORY_JF = 16'hC080 PHASE_SHIFT = 0 STARTUP_WAIT = FALSE Is there any setting changes i needs to implement to avoid the latency at the output.If not i would like to kno if any other way i can acheive this signal.
2019-01-30 08:59
