• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 请问AD936X可以实现硬件接收扫频吗?

    AD936X接收可以实现硬件扫频么?还是必须是通过SPI写寄存器来实现软控扫频?

    2018-12-26 09:12

  • 捷变频收发器AD936X的特点和优势

    AD936X是一系列高性能、高度集成的RF捷变收发器。该系列器件的可编程性和宽带能力使其成为多种收发器应用的理想选择。该器件集RF前端与灵活的混合信号基带部分为一体,集成频率合成器,为处理器提供可配

    2018-10-22 09:21

  • AD936x应用为什么这么火爆?

    对于大众,软件定义无线电(SDR)是非常“高大上”的话题,而即使对于绝大部分电子技术工程师而言,也依然有点阳春白雪的感觉。事实上,这个技术提出二三十年来,受限于高昂的成本和复杂的技术实现方案,一直以来是军事应用的独宠,知名的应用包括美军联合战术无线电系统(JTRS)计划。

    2019-08-28 07:05

  • 请问AD936x是否可以做单独的ADC用?

    AD9361和AD9364可以配置成高速ADC使用么?改变频率后,稳定输出频率需要多长时间?

    2018-08-09 07:12

  • LTE 20M接收时序控制如何消除正弦波的毛刺?

    当前配置LTE 20M 2R2T DDRFDD MGC,加载AD936x 评估软件相应模式的配置后,在FPGA 端采集信号(芯片灌入一个偏离中频0.5M的正弦波)如图:已尝试调整芯片端 006 寄存器 和 FPGA输入引脚时序约束;请问如何消除正弦波的毛刺?

    2018-09-13 14:14

  • AD9361配置Rsamp CLK=60MHz而实际测试只有30MHz?

    你好,请问下,我用AD936X Digital Filter Wizard生成配置文件,配置的是2R2T,DDR,TDD,Dual Port模式,Rsamp CLK=60MHz,为什么实际把DATA_CLK通过FPGA直接输出来用示波器看只有30MHz?

    2018-12-25 09:35

  • 小眼睛无线通信系统简介(Zynq+AD9363)

    )。Zynq 7030内置双核ARM Cortex-A9 和可编程逻辑(等效于K7系列FPGA)的SOC解决方案。AD936x是ADI公司推出的零中频的集成IC解决方案,支持双发双收。 本开发系统开源

    2019-07-23 10:56

  • 基于AD9363的COFDM高清数字无线图传开发套件功能

    基于AD936x的COFDM高清数字无线图传开发套件助力打造亲民价的COFDM图传:Sihid COFDM高清数字无线图传开发套件功能:- 工作频率:2.400GHz ~ 2.483GHz- 发射端

    2018-08-27 11:24

  • 利用936x评估软件生成配置文件后发现发射端的频谱什么也没有

    求助:我现在采用fmcomms4评估子板,想利用FPGA通过SPI控制9364的寄存器来实现基带信号的收发。在利用936x评估软件生成配置文件后,发现发射端的频谱啥也没有,即便是配成BIST发单

    2018-09-20 14:44

  • 请问ad9163无法完成CGS是因为配置不正确吗?

    ad9163配置完后,无法完成CGS阶段操作,寄存器0x024的bit3读出来为1,其它位都为0,表示什么意思呢?官方文档中这个寄存器的相关位的说明只有在寄存器明细部分,但看不太明白。是配置不正确

    2018-08-01 06:24