我使用的是virtex6下的HX38OT-1155,并没有使用官方推荐的system ACE配置方式，只采用JTAG配置模式。配置bank0设计原理图和附件，第一次设计硬件，有的地方可能有问题，还希望发现问题的诸位不惜赐教。谢谢！
2014-09-02 15:12
大家好，在获得我的ML605 Virtex6（Production Silicon）开发板之后，我尝试用XPS生成一个系统。我只使用默认设置而不添加或删除任何核心。遗憾的是，PCIe总线
2019-08-26 10:56
嗨，LVDS发送器IP（基于OpenLDI，像素和控制数据转换为LVDS信号）可用于Virtex6和Virtex7 FPGA吗？谢谢克里希纳
2020-06-17 14:52
你好，我使用Virtex6 LX760和ISE13.4是否有可能在PAR之后混淆BRAM（类似于将所需的BRAM内容合并到已生成的位文件中）。或者我必须在合成之前做到这一点？提前致谢！
2020-06-16 07:09
你好;我将FPGA代码从Virtext 5（240t）迁移到virtex6（xc6vsx475t-2ff1156）。我在合成期间收到错误消息： 目标设备：xc6
2020-06-03 16:42
你好我想配置寄存器初始值。有任何约束（UCF）可以实现吗？环境 -Virtex6 -ISE 14.7以上来自于谷歌翻译以下为原文Hello I want to configure
2018-10-26 15:03
亲爱的专家 我尝试通过GTP（S6）/ GTX（V6）在SP605（Spartan6）和ML605（Virtex6）之间建立通信， 我想连接两个主板的SFPlight模
2019-07-31 10:37
/Metastable-Delay-in-Virtex-FPGAs/ba-p/7996有Virtex4和Virtex5的测量。我正在寻找Virtex6和7Series部
2020-07-18 16:58
嗨，我正在尝试将子板连接到Virtex6 ML605评估板的PCI-e端口。我想使用相关的pinas通用IO引脚。我在MAP中遇到错误（包：1107错误）。涉及的符号：BUF符号“b19_IBUF
2020-06-02 16:41
大家好，我在virtex6中使用SRIO时遇到了一些问题。所以我试着用ibert来测试他的问题所在。但测试也失败了。我不知道出了什么问题.Plase帮帮我！非常感谢你。
2020-06-19 10:15
