因为目前软件的限制，RISCV的逻辑不能同时共用JTAG，所以如果想要同时去调试逻辑和RISCV的话，可以通过RISCV的soft Jtag来实现。soft Jtag就是通过GPIO来实现的软件
2024-04-23 08:38
因为目前软件的限制，RISCV的逻辑不能同时共用JTAG，所以如果想要同时去调试逻辑和RISCV的话，可以通过RISCV的soft Jtag来实现。soft Jtag就是通过GPIO来实现的软件
2024-02-23 16:16
我们在购买soft IP的时候，vendor提供的是通用的verilog/system verilog的代码，而在不同的项目中，我们采用的工艺不一样，因此所需的memory 和同步cell不一样。通用的soft IP是如何便捷的替换memory和标准std cel
2023-11-09 10:07
很显然， 只要让一个CPU在20秒左右的时间内都不发生进程切换，就会触发soft lockup ，这个 “20秒内不切换” 就是soft lockup发生的根因！
2020-09-02 17:26
Transmitter Reference Design for a 900MHz Full-Duplex Radio Abstract: This reference design
2008-08-18 13:47
To emulate the natural soft start of an incandescent bulb, this circuit makes use
2010-08-21 21:31
Ratiometric Design Overcomes the 25% Tolerance of a Digital PotentiometerRatiometric Design
2008-10-01 12:06
什么是CAD (Computer Aided Design)/CBE (Computer Based Education) 英文缩写: CAD (Computer Aided Design) 中文译名: 计算机辅助设计
2010-02-22 11:09
Design Challenges for an Ultra-Low-Jitter Clock Synthesizer Abstract: This application note
2008-12-25 17:44
Abstract: This article describes some important design parameters for managing power in a
2009-03-23 21:28
