── Language Templates.........................................................442.3 状态机输入工具──StateCAD
2017-11-02 10:02
Editor），用于原理图编辑的工具 ECS（The EngineeringCapture System），用于生成 IP CORE 的 CORE Generator，用于状态机设计的 StateCAD
2018-09-27 09:29
)E-studio.ProHDL.2003.v4.30.003.WinAll 1CD（可视化的软件）IDS.ARIS.Design.v6.2.3.Multi-ISO 1CD(业务流程设计平台)StateCAD v5.01N
2012-07-07 14:43
）stateCAD没有用过，不过我感觉用这个东东在构建大的系统的时候似乎不是很方便。也许用systemC或者system Verilog更好一些。2）同步、异步的叫法是我所在公司的习惯叫法，不太对，不过已经
2019-09-27 07:00
）stateCAD没有用过，不过我感觉用这个东东在构建大的系统的时候似乎不是很方便。也许用systemC或者system Verilog更好一些。2）同步、异步的叫法是我所在公司的习惯叫法，不太对，不过已经
2019-08-30 07:30
）stateCAD没有用过，不过我感觉用这个东东在构建大的系统的时候似乎不是很方便。也许用systemC或者system Verilog更好一些。2）同步、异步的叫法是我所在公司的习惯叫法，不太对，不过已经
2019-07-03 10:04
QuartusII4以后，Quartus的综合能力就已经与S家的不相伯仲了.Xilinx在10年前收购多家EDA厂商，例如StateCAD，当时用流程图生成状态机的VHDL和其他的一些厂商的时候
2013-12-20 11:43
