请问哪位大神有RTL8196D+RTL8192ER的SDK和HDK？硬件，软件开发资料。
2016-09-20 15:49
在verilog中比较器比较的值是999999，但在RTL Viewer中比较器的值为上图。在verilog中加法器的值是1；但在RTL Viewer中比较器的值为上图。为什么verilog中的值跟RTL Viewe
2017-02-18 23:54
RTL Viewer 怎么看？
2017-05-31 13:36
使用realtek的交换机RTL8365做4***换机电路，用GMAC1的RGMII模式连接arm的RGMII，要怎么设置RTL8365的寄存器，跪求
2016-05-24 16:20
: 0x36e8, Image Addr: 0x10000bc8Image1 Validate OK, Going jump to Image1RTL8195A[HAL]: Hard Fault
2021-05-19 23:00
vivado 看RTL Schmatic中会出现RTL_ROM这是个什么东西？常常是多口输入单口输出的。
2017-04-26 15:31
各位大神，我的通用移位寄存器HDL代码如上，我用的Xilinx ISE开发环境，我想问综合后的RTL图要如何理解，上述HDL代码的RTL图如下所示，请问图中那些未连接的pin都是什么情况？该图要如何与HDL代码联系起来？
2017-08-14 14:30
嗨， 无论我在RTL代码中做了哪些更改，在RTL代码合成后，RTL原理图中都没有正确更新。.NGR文件只是没有正确更新。问题是什么？ 我正在使用XILINX 10.1版本操作系统 -Windows
2019-02-13 10:55
先生，我是DTU的第三年ECE学生。我想问一下HDL（Code）如何转换成RTL视图..？主席先生，是将任何转换给定RTL视图（用户定义）转换为HDL代码（简称上述问题）的任何可能的方法，如果是
2020-03-23 10:05
: [rtw_wx_set_pmkid] IW_PMKSA_FLUSH!RTL871X: set_mode = IW_MODE_INFRARTL871X: wlan0Port-0set opmode
2018-06-04 14:52
