本帖最后由 100dongdong 于 2014-7-24 23:42 编辑 【目的】 阿东推出《【连载】阿东带你学习Verilog和Qsys设计》 连载，为了帮助初学者深入掌握FPGA
2013-12-28 20:42
`由于本人是FPGA的小白，一些基本的东西都要反复的查找，记忆才可以，而对于Qsys应该算是FPGA学习中的重点了。上篇创建了我们自己的Qsys系统，但是反回到Quartus II后，并没有
2016-10-16 10:11
上回说到，我们新建了Qsys，可是回到Quartus II中，没有发生什么变化，此次就要将Qsys添加到我们的Quartus II工程中了。首先，新建一个Verilog HDL文件。输入如下
2016-10-17 22:05
在sopc版本里面，配置完成之后是没有epcs引脚出来的，新的qsys配置完成后有epcs引脚出来，该怎么配置啊，tcl文件里面没有找到epcs引脚
2014-09-10 11:18
新手求助～1.Megwizard与Qsys中都有IP_Compiler for PCIE，请问两者的区别是什么？2.Megwizard中的soft ip for PCIE是免费的吗？3.任何一款
2015-07-27 11:05
`最近更新了8个Qsys的配套视频，本配套视频主要以我们最新的ALTERA EP4CE6的板子为例做讲解，这个开发板性价比非常高，硬件外设非常丰富。 http://item.taobao.com
2013-12-28 19:33
，新建工程Qsystrying，选择5CSEMA5F31C6,新建verilog HDL文件Qsys.v，文件内容copy de1_soc_traning\lab\SW
2018-07-03 08:10
Error: nios2_qsys_0: Reset slave is not specified. Please select the reset slaveError: nios2_qsys
2014-04-01 14:25
在Qsys中添加组件master bfm ，生成HDL后，在simlation文件夹中没有发现master的VHDL文件，请问是哪里出错了？
2017-11-16 09:58
：File--> New --> Nios II Application and BSP from Template指写我们Qsys的sopcinfo文件，之后，Eclipse就自动识别到了我们的CPU
2016-10-18 21:12
