小弟由于工作需要刚刚开始接触LABVIEW，打算使用两个泓格7015采集12点温度，485转232转USB后PC机连接，可是泓格提供的labview驱动只能一次读取一个地址，我有两个模7015块啊 跪求高手指导
2012-11-17 13:25
目前，我在设计中想使用ZYNQ 7015系列的FPGA，利用JESD204 IP核接收A/D转换器AD9683转换完成后的数据。但是JESD204 IP核的端口很多，我不知道应该如何将AD9683
2023-12-15 07:14
。目前，我在设计中想使用ZYNQ 7015系列的FPGA，利用JESD204 IP核接收A/D转换器AD9683转换完成后的数据。但是JESD204 IP核的端口很多，我不知道应该如何将AD9683
2018-09-05 11:45
TPS2375+XL7015考虑的基础是芯片+周边器件（电容，电感，电阻，肖特基二极管）的总物料成本偏低，购买芯片比较多，不是冷门芯片。PoE只要满足802.11af就可以了目前发现的是XL7015从50v转3.3v发热比较严重（60-70度）。原因待查。请帮忙提
2019-09-17 03:44
。它通常发生在“面部分裂”和“刻面体”之间。在日志中，错误是“保存SAT文件期间致命故障design_comb_result.sat：7015，errmsg =访问冲突”。我试图以管理员身份运行软件
2019-01-10 15:48
列表：TIDA-00478使用TPS65218为Xilinx Zynq 7010供电。TIDA-00551使用TPS65911 为Xilinx Zynq 7015供电。TIDA-00604使用TPS65023为
2018-09-06 14:59
对于带有2xDDR3组件的Z7015，我在“T-配置”中路由了地址线。 UG933，表5-12表示CLK总是2个或更多组件的飞越。根据UG933混合拓扑听起来很不寻常。为什么CLKbe T不能接线？如果必须的话，对于CLK和CKE的长度匹配要求应该说些什么？谢谢！
2020-03-25 09:58
嗨，我不知道这是否可行。我使用的是ZC7015设备和GT收发器。我希望能够在保持所有其他功能相同的同时更改串行频率。任何人都可以给我提示如何做到这一点？我使用Vivado 2016.1 webpack并在verilog中进行设计。谢谢戴夫
2020-07-31 11:20
嗨，我试图在Zynq 7015中使用GTX来制作一个简单的传输仅使用8B10B编码的serdes。我有Vivado 2014.4，我在PicoZed SOM上测试。我有一个200Mhz LVDS信号
2020-07-31 09:10
此电路中芯片XL7015最高输入80V直流电压，如何能够输入100V左右电压而保证芯片正常工作，请各位大神不吝赐教，小弟不胜感激！！！我的想法是在输入电容前面加个线性降压器件，或者电压跟随器之类
2018-08-06 14:50
