;= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |...
2021-08-19 06:23
STM32F10x中文参考手册 RCC设置寄存器H锁相环PLL使能、就绪标志位；外部高速时钟HSE使能、就绪标志位；PLLXTPRE：HSE分频器作为PLL输入；PLLSRC：PLL输入时钟源
2021-08-12 07:16
出路，我们只关注与系统时钟相关的。（1）一个是直接进入SW。如下：（2）经过CSS后进入SW。（3）进入PLLXTPRE再进入后进入锁相环源(PLLSRC)，再进入锁相环(PL...
2021-08-18 07:53
，PLLXTPRE为0一般配置SW为10，SWS为10具体使用时先配置AHB和桥接的APB1、APB2的时钟，外设的时钟具体使用时再配置实时时钟LSLRC提高的时钟容易受温度影响LSE由外部时钟提供给RTC看门狗由LSI提供可通过示波器检测输出的引脚对不对
2021-08-02 06:20
= PREDIV1 * 9 = 72 MHz */ RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC
2015-03-09 15:45
)0x00010000)/*!< PLL entry clock source */#defineRCC_CFGR_PLLXTPRE ((uint32_t)0x00020000)/*!< HSE
2017-04-19 11:24
和OSC_IN开始，这两个引脚分别接到外部晶振8MHz,第一个分频器PLLXTPRE，遇到开关PLLSRC(PLL entry clock source)，我们可以选择其输出，输出为外部高速时钟(HSE)或是内部
2017-08-31 16:57
晶振的两端,从这里开始b,8MHz的时钟进入分频器PLLXTPRE,通过寄存器配置选择对输入的时钟二分频或不分频,这里选择不分频c,8MHz的时钟遇到开关PLLSRC,可以选择器输出为HSE或HSI
2015-02-12 15:41
8MHz,第一个分频器PLLXTPRE，遇到开关PLLSRC(PLL entry clocksource)，我们可以选择其输出，输出为外部高速时钟(HSE)或是内部高速时钟(HSI)。这里选择输出为
2021-01-08 09:58
PLLSRC, PLLXTPRE, PLLMUL andUSBPRE/OTGFSPRE bits */RCC->CFGR &= (uint32_t)0xFF80FFFF; //PLL时钟
2012-08-05 22:09
