LVPECL即Low Voltage Positive Emitter-Couple Logic，也就是低压正发射极耦合逻辑，使用3.3V或2.5V电源，LVPECL是由PECL演变而来的。
2017-04-26 10:16
由于各种逻辑电平的输入、输出电平标准不一致,所需的输入电流、输出驱动电流也不同,为了使不同逻辑电平能够安全、可靠地连接,逻辑电平匹配将是电路设计中必须考虑的问题。
2022-11-10 10:01
MAX9370/MAX9371/MAX9372是LVTTL/TTL到差分LVPECL/PECL电平转换器，设计应用于高速通信信号和时钟驱动器。MAX9370/MAX9372是双路LVTTL/TTL到
2025-05-19 10:22
MAX9389是具有两路输出缓冲器的全差分、高速、低抖动的8至1 ECL/PECL多路复用器，该器件设计应用于时钟和数据分配，具有极低的传输延迟(典型值310ps)和输出至输出扭曲(典型值30ps)。
2025-04-15 16:35
CML（Current-mode llogic）它并没有一个标准，是基于简单的差分放大器，如图2所示。通常取R1=R2=50欧姆，|VOUT+ - VOUT-| = R1 * i1 = 50*i1，不同的厂家i1值不一样，所以，电压摆幅不同的厂家也不一样。不同厂家电阻也不一样，不可能是高性能高速器件，另一个因素是共模电压，这对直流耦合是非常重要的，用户必须保证发送器和接收器共模电压相匹配，如果是AC耦合，则共模电压不是问题。
2017-11-10 14:49
MAX9386/MAX9387/MAX9388是具有输出缓冲器、全差分、高速、低抖动的ECL/PECL多路复用器。这些器件设计应用于时钟和数据分配，具有极低的传输延迟(典型值318ps)和输出至输出
2025-04-15 16:50
MAX9321B是一种低扭曲、差分接收器/驱动器，设计用于时钟和数据分配。差分输入经过调整后，可以允许单端输入，只需将片上V~BB~电源接到一个输入端作为参考电压即可。
2025-04-16 09:31
MAX9320B是一种低扭曲、1:2差分驱动器, 设计用于时钟和数据分配，由一路输入再生2路差分输出。差分输入经过调整后，可以允许单端输入，只需外加基准电压即可。
2025-05-19 10:35
AD809可以从19.44 MHz或9.72 MHz TTL/CMOS/ECL/PECL基准频率产生155.52 MHz ECL/PECL输出时钟。它支持分布式时序架构，能够将背板或PCB
2025-04-27 15:12
ECL即射极耦合逻辑（Emitter Coupled Logic）采用的是差分结构输出，并需要负电源供电。后来发展处PECL，即正电源射极耦合逻辑。基本原理就是利用晶体管工作在非饱和区来减小转换时间，大大提高转换速度。
2017-12-11 09:49
