请问MOS管的NETLIST中的函数调用在PSPICE中怎样实现啊？
2015-04-02 10:23
大四电路女一枚，做毕设时，全编译一直出现Error: Gate Level Simulation Netlist not found -- run EDA NetList Writer
2015-05-05 14:31
Tool>gate level Simulation 却总提示Rerun the EDA Netlist Writer，到工程文件Simulation>modelsim文件夹里也没有.sdo
2015-06-12 22:19
AD 软件下的netlist for project下没有PROTEL是怎么回事？
2017-05-12 19:51
我用Orcad导出netlist时成功了，但是每次导入Allegro时就提示这个错误，我的封装明明都已经做好了，而且psm和pad的文件路径也设置的没有错，哪位大神帮忙解决一下？谢谢啦！急求！
2015-12-08 11:16
Cadence16.6中OrCAD Capture原理图生成Netlist时候出现如下图问题，请大神告知原因以及如何解决。 错误信息为： #1 ERROR(ORCAP-36020): Unable
2017-12-23 15:54
PADS9.5 logic-生成网络PCB netlist方法
2014-11-05 22:50
用Conformal做RTL和netlist的形式验证，对比结果有很多报不等的是DC综合被优化掉的，conformal没有识别出来这种优化，请问需要设置什么可以解决这个问题？
2022-08-09 17:31
各位大神，帮忙把PADS9.3.1的原理图转为allegro可以用的SCH或netlist，小弟不胜感激！ASC已经转成2005版本啦！小弟用Estudiospro试过。没有成功，不知是不是因为没有pads2005转的原因。
2014-03-09 16:54
中，只要你使用逻辑综合将RTL转换为门级网表，那么你必然需要使用FEC工具进行RTL和门级网表等价性比对。下图是一个FEC RTLvs Netlist等价性比对的示例。看起来不同，实际功能是一致
2022-07-22 14:56
