芯片设计解决方案供应公司微捷码（Magma）设计自动化有限公司近日宣布，已和专为消费性应用提供超低功耗65纳米FPGA（现场可编程门阵列）技术的先驱者SiliconBlue科技公司正式签定技术合作
2019-07-26 07:29
finfet都用什么PR工具？现在后端工具inn成主流了吗？没用过Innovus想问一下也能跑skill吗？
2021-06-25 08:09
SoC芯片结构及物理实现流程介绍SoC芯片时序约束设计的关键在于功耗管理控制模块的时序约束时钟树设计的内容有哪些？
2021-04-13 06:45
大家好，我们正在为我们的一个客户设计一个环境 - 他们希望将Nvidia M60卡用于vGPU加速的VDI（Citrix Xendesktop或VMware Horizon视图，这仍然是TBD）。有一点是他们非常讲究，是用户密度。他们目前正在计划90个重度用户（k260q或k280q配置文件）和70个轻量级用户（没有GPU加速或可能是vSGA）。我们可能使用的服务器是Cisco UCS c240 M4机架式安装，每个机箱仅支持2个GPU。我们正试图弄清楚如何增加GPU的密度，并正在评估Cubix Xpander-http://www.cubix.com/rps-tesla-m60-jagfastr。这应该允许我们每个c240 M4服务器最多8个Nvidia M60卡。有没有人见过Cubix Xpander与任何类型的VDI解决方案一起使用？我担心的是服务器中的扩展器和主板之间的瓶颈（8个卡的2 x 16 PCIe通道）。也许你可以建议一个替代方案？提前致谢！以上来自于谷歌翻译以下为原文Hi all,we're designing an environment for one of our customers - they would like to use Nvidia M60 cards for vGPU-accelerated VDI (Citrix Xendesktop or VMware Horizon view, this is still TBD).One thing is they are very particular about, is user density. They are currently planning 90 heavy users (k260q or k280q profiles) and 70 light users (no GPU acceleration or maybe vSGA).The servers that we're likely to use are Cisco UCS c240 M4 rackmounts, which only support 2 GPUs per box. We're trying to figure out how to increase the density of GPUs, and are evaluating Cubix Xpander - http://www.cubix.com/rps-tesla-m60-jagfastr. This should allow us to go up to 8 Nvidia M60 cards per single c240 M4 server.Have any of you ever seen Cubix Xpander used with any type of VDI solutions? My concern is the bottleneck between the expander and the motherboard in the server (2 x 16 PCIe lanes for 8 cards). Perhaps you can suggest an alternative?Thanks in advance!
2018-09-30 10:46
当恩智浦半导体（NXP Semiconductors N.V.，NXP）开始使用先进的低功率芯片设计技术时，有一件事令其大吃一惊。“某些情况下，在实现阶段出现了两倍的产能下降。”NXP公司设计与技术负责人Herve Menager表示。
2019-08-21 06:14
就在不久前，市场上的绝大多数IC从本质上说，不是纯数字电路就是纯模拟电路。而如今，为了满足成本、尺寸、重量和功耗等方面的要求，复杂的模拟和数字功能组合出现在了“混合信号”器件上。 虽然传统的模拟设计和验证工具经过多年发展已经在容量和性能上取得了很大进步，但是它们的基本架构在很大程度上却仍然是基于上世纪90年代中期的技术。数字工具目前已经发展到能够提供高度自动化的水平，从而极大提高了设计者的产能。与其不同，模拟工具所支持的自动化水平极低，而模拟设计工作也仍然在很大程度上依赖手工作业，整个过程耗时且容易出错。
2019-07-03 07:05
FPGA能否继续在SoC类应用中替代ASIC？CoreConsole工具是什么，有什么功能？
2021-04-08 06:23
如何降低芯片功耗目前已经成为半导体产业的热点问题。过去，对于集成器件制造商（IDM）来说，最直接的作法就是通过先进的制程工艺和材料比如低K介质来解决，低功率设计可以通过将自己设计团队的技能和经验进行结合而实现。然而，当进入90nm后，漏电流问题日益凸现，CMOS静态功耗骤增，功率管理开始成为一个重要的考虑因素。这种情况在65nm与45nm以下将更为严重，因为工艺节点的不断缩减导致栅极氧化层厚度越来越薄，栅极泄漏呈指数增长，最终动态功耗等于亚阈值泄漏电流，也等于栅极泄漏电流。这就迫使业界必须从IC的设计端就开始采用低功耗设计技术。为了应对这些挑战，设计工程师们开始提倡采用复杂的时钟门电路开关方案，从而减少了不必要的门电路开关操作。如今，为了满足功率方面的目标，设计人员运用了各种先进的低功率设计技巧，包括多阈值设计、多电压设计、动态频率电压缩放（DVFS）、时钟门控、可感知功耗的内存以及功率门控等等。
2019-06-27 08:05
FPGA保密的重要性Flash FPGA的物理结构与保密性是什么？Flash ROM （FROM）的特性及应用有哪些？
2021-04-30 07:20
什么是时序收敛？如何去解决物理设计中时序收敛的问题？
2021-04-26 06:38
