你好！我正在设计一个MIL-STD控制器。该标准意味着使用直接或变压器耦合连接到总线。我是否可以使用内部FPGA的资源来完成此连接方法，ori是否必须使用其他外部设备？先谢谢你！以上来自于谷歌翻译
2018-09-30 11:19
)、AEC-Q102(离散光电LED)、AEC-Q104(多芯片组件)、AEC-Q200(被动组件)。其测试条件虽然比消费型芯片规范严苛，但测试条件仍以JEDEC或MIL-STD为主，另外加入特殊规格，例如电磁兼容性(EMC)验证。答案来自上海苏试宜特`
2020-07-06 09:06
是否可以使用VSA软件89601A测量Shaped-OQPSK信号的EVM？具体来说，我感兴趣的是测量MIL-STD Shaped-OQPSK信号和IRIG Shaped-OQPSK-TG信号
2019-03-01 12:38
Width Constraint (Min=10mil) (Max=10mil) (Preferred=10mil) (All)180这是什么错误,为什么我把最小线宽 改成1m
2016-01-19 15:08
地线设置的30mil，怎么画出来是全局设置的15mil？
2019-09-05 01:14
我正在考虑使用 std::future/std::promise 和 std::packaged_task 来促进 esp32 上的多线程。我知道多任务函数之间的抽象分层如下：
2023-03-02 08:44
各位，请问华强pcb的工艺可以打孔径10mil，变径20mil的过孔吗？
2019-09-06 03:01
用户380674166 问：最快4ns左右上升时间的数据线，走线离过孔应该至少多少mil，线宽5mil，过孔内径6mil？
2014-12-10 10:24
如图中高亮部分所示，数据线一般做等长处理，是为匹配时序。现在我疑惑的是，图中高亮部分的长度都在2300mil-2500mil之间，这长度是怎么算的？另外，这个长度能不能等长在1000mil-1200mil之间呢？？当然，允许一定的误差。。麻烦解答一下，谢谢！！
2019-08-21 00:03
ieee.std_logic_signed.all和ieee.std_logic_unsigned.all同时用出现报错怎么解决？
2021-06-23 15:46
