束IODELAY_GROUP，但用法并不完全清楚。在UG中，据说对于每个银行，我必须创建一个新的组 - 但是如何为它们分配单个IDELAYCTRL实例？为一个IDELAYCTRL分配多个组不起作用。问候
2020-06-16 09:10
元素与IODELAY_GROUP'tri_mode_ethernet_mac_iodelay_grp'相关联，但没有与此IODELAY_GROUP关联的IDELAYCTRL。单独的示例设计运行良好但是
2018-10-25 15:26
/ DDR2_SDRAM / gen_no_iodelay_grp.gen_instantiate_idelayctrls [0] .idelayctrl0有没有IODELAY_GROUP关联。只有一个
2018-10-24 15:43
IODELAY_GROUPsSr.No.IDELAYCTRLIODELAY_GROUP1mb_subsystem_i / axi_ethernet_0 /安装/ MAC /安装
2018-11-08 11:29
过程中发现了一个问题，即我尝试实现两个不同的idelayctrl。据我所知（根据我所读到的内容），我要做的是在一个IODELAY_GROUP中约束两个iodelay（每个选择一个向导）。我有几个问题
2020-08-17 10:31
IODELAY_GROUP CONTROLLER_DDR3_SDRAM_IODELAY_MIG0 [get_cells inst_wrapper / inst_lvds_prod_3
2020-04-23 07:49
IDELAYCTRLINST“* dlyctrl”IODELAY_GROUP = gmii_idelay;INST“* ideld？” IODELAY_GROUP = gmii_idelay;INST
2020-06-13 16:00
/ idelayctrl_gen.IDELAYCTRL_inst' 具有相同IODELAY_GROUP 'C2C_PHY_group'但它们的RST信号不同。在运行实现之前，都删除了axi_top_0
2018-10-18 14:34
IDELAYE2时，我可以生成位文件。我认为IDELAYCTRL的实现有问题。但是，我不明白我应该如何调查它我该如何找到原因？我附上了vdi文件。此致iodelay.vdi 45 KB
2020-08-20 09:40
ddr_ab / grp5_cell的输出信号需要一般路由到结构，但寄存器只能路由到ILOGIC，IODELAY和IOB。下面列出的是我的三态控制代码示例ODDR2 grp5_cell（.Q
2019-07-22 12:05
