请问DAC37J82在不使用DAC PLL的情况下，寄存器的配置顺序应该怎样呢？有没有推荐的寄存器配置顺序表？
2024-11-26 06:04
我现在的SPI master无法达到10M速率，想知道DAC38J84支持的SPI最低速率是多少？
2024-11-18 08:33
我根据HT82V38串行接口（类似IIC接口）做了时序控制，对芯片内部寄存器进行配置，发现在读取寄存器数据的时候，返回黄色波形的（sda）低电平拉不下去，不知道怎么回事，求指教
2022-01-04 17:09
配置如下所示 目前能确定LMK出来的时钟是正确的，在JESD204B TX端能看到CGS序列，以及物理层发出来的数据，但是无论怎么修改输出的波形，在示波器上时钟呈现同一种波形，不清楚是数据没到DAC还是中间出现了其他的配置错误。
2024-11-26 08:01
你好我有一个关于时钟断言的问题基本上我的实验是JESD204B测试（KC 705带DAC37J82板）这是基本设置FPGA clk（IP内核时钟来自另一个DAC板通过FMC连接器）系统工作正常1.
2019-04-10 12:35
, kXBARA1_OutputDec1Index);据我了解，这些线路配置板和编码器之间的引脚连接，J9.4 -> kXBARA1_InputIomuxXbarIn38 ->
2023-03-21 07:20
承担 FPGA 中的频率分离创建工作，将该工作交由 DAC 完成。图 1 是 DAC38J84 中的四个数字路径，称之为 A、B、C 和 D。它们可作为两个复合路径，即 A-B 和 C-D。两个复合路径
2018-09-17 16:11
模块可释放在 FPGA 中创建频率分隔的工作量，将其交由 DAC 处理。图 1 是 DAC38J84 中的 4 条数据路径，分别为 A、B、C 和 D。这些路径可作为两条复合路径来处理，即 A-B
2018-09-13 10:09
KW38 是 256kb 程序闪存 + 256kb flexnvm。使用 J-Flash 擦除时显示：所选数据不适合所选闪存扇区。我应该怎么爱它？
2023-03-16 06:56
写了程序调用dac.h，然后报了以下错误C:\Keil\ARM\INC\ADI\dac.h(43): error:#101: "s_DAC_Channel" has
2018-09-12 10:43
