DAC使用DAC38J82，FPGA使用Xilinx XC7VX690T。 DAC设置为dual dac，LMFS配置的是8212，
2024-12-06 07:19
这个是DAC38J82的Functional Block Diagram。在调试的过程中，我发现不论怎么修改寄存器的配置，JESD204B在①处的两路16位输出都是一样的。我的组帧方式
2024-11-18 08:18
我在使用DAC38J82EVM时在FPGA上使用dds产生了一个正弦波并输出，示波器测量波形如下： 理论上应该是平滑波形，但实际上输出一个点后就会回落，这似乎是处于RZ输出模式下，请问如何开启NRZ模式平滑输出？ 谢谢
2024-11-25 08:09
读config100报错为 2，即8b/10b not-in-table code error，请问这个错误应从哪方面着手解决？
2024-12-25 08:17
DAC38J82在没有jesd输入的情况下，能单独NCO输出吗？还是说必须先通过JESD204接口，才能输出，谢谢大家！
2024-12-09 07:47
DAC使用DAC38J82，FPGA使用Xilinx XC7VX690T。 DAC设置为dual dac，LMF配置的是841，
2024-12-25 07:01
用的LMK04828给DAC和FPGA时钟 DAC配置LMF=421,K=20,子类1，用的link0 DAC38J82,无数据输出，卡在CGS阶段，确认FPGA一致在循环发k码，但是
2024-11-19 07:23
38J82配置: LMFS:8 2 1 2 HD :1800MSPS 下 两通道 输出 通道A 能输出正弦波数据，但是通道C 没有数据输出， FPGA端用的alter 的jesd IP核，ip核
2024-12-09 06:04
没有使用内部锁相环，DAC能够正常工作。使用内部PLL无法产生采样时钟，读config108 0x0003 输入时钟250M 需要产生1GHz采样时钟 下面是用GUI生成的寄存器配置 0x00
2024-11-19 07:51
我在使用DAC38J82进行开发时，配置参数后，Serdes PLL无法锁定，且FIFO报错； 我使用DAC3XJ8X GUI v1.3软件生成所需参数，生成参数后未做任何更改，参数配置如下
2024-11-25 07:52
