Cadence 16.5 Concept HDL原理图打包反标后电源、地网络显示为红色，如图所示，是什么原因产生的呢？怎样消除？求大神赐教，谢谢！！！
2017-04-01 01:09
本人刚学Cadence,按照Concept-HDL&Allegro这本书来学，发现做层次图时候总出现问题，前面做不成功，后面没法学习，郁闷，谁熟悉的话，请留下qq，请教下，多谢多谢！
2013-01-12 19:50
各位大牛，请教个cadence hdl建库问题，为什么我的concept没有元件封装预览？我的是这个界面：别人的为啥右边有黑色的封装预览区域
2018-07-27 23:59
Cadence 16.5 Concept HDL原理图反标后每个元件出现CDS_PART_NAME信息，整个原理图看着非常凌乱，如图所示。在原理图打包Export physical完成后，查看
2017-04-01 00:29
` 本帖最后由 233804011 于 2016-10-20 10:02 编辑 CONCEPT HDL原理图管脚摆放功能中，旋转，旋转镜像，镜像，这三个功能怎么操作，可以把原理图符号的引脚摆放！请问有大神知道怎么操作吗，万分感谢！`
2016-10-20 09:58
请问，论坛里谁有CADENCE HDL16.6的教程，烦请发一份，谢谢！
2018-04-01 12:29
cadence现在还在用design entry HDL 这个product吗？如图官网截图，找不到这个tool，那个Allegro Design Authoring 指的是这个吗？请有经验人士解答，非常感谢。
2014-09-12 14:19
cadence allegro HDL视频教程请问论坛里有没有大佬有，我现在在学习这个软件。属于刚入门的。
2018-08-08 16:53
我是用candence（16.5） concept hdl设计的原理图，打包时候是成功的，反标也是没问题，在导出brd文件时出错，提示netrev 失败，无法导出文件，如下：#1ERROR
2013-05-29 17:00
Verilog HDL的历史及设计流程是什么
2021-05-06 08:52
