, 90, CSL_INTC_VECTID_4, &IPC_ISR], [ 1, 90, CSL_INTC_VECTID_4, &
2018-06-21 03:14
通过网口上报上位机。这里core1处理结果放在共享存储区，只需要core1在处理结束后发一个IPC中断来通知core2来读取数据；core2在处理结束后发一个IPC中断来通知core1开始读取新的数据
2018-06-19 07:49
！） 移植中需要重点注意的是： 1、IPC的中断事件号在6678上为91，而在6657上为90 2、原样例6678使的大端的链接文件ti.csl.ae66e和ti.csl.intc.ae66e，而在6657则是用小端
2018-06-21 18:10
您还： 在C6678 IPC例程里有如下语句 uint32_t coreID = CSL_chipReadReg (CSL_CHIP_DNUM); 但是我找不到
2018-06-21 11:31
本帖最后由 一只耳朵怪 于 2018-6-19 11:03 编辑 关于Unlock有一些问题，能不能帮忙解答一下1.CSL_BootCfgUnlockKicker函数是不是每次写IPC寄存器
2018-06-19 00:58
。 3、我使用的是CSL库，对IPC的操作就只有几个函数，我应该怎么使用。 希望工程师能够对这种多核的处理器，从架构，到使用上，给点意见。特别是核心间的通信。谢谢。
2018-06-25 01:50
在软件上仿真能够响应中断，为什么在硬件上执行 ((CSL_BootcfgRegs*)CSL_BOOT_CFG_REGS)->IPCGR[0] = 0xffffffff语句之后没有效果，中断没有响应
2018-06-21 11:55
本帖最后由 一只耳朵怪 于 2018-6-19 15:33 编辑 大家好，我的工程中IPC的配置为Ipc.procSync = Ipc
2018-06-19 06:05
Resource Path Location Type unresolved symbol CSL_chipReadReg, first referenced in ./main.obj IPC C/C++
2018-06-21 12:10
，因此产生了主机中断。这样理解正确吗？3、测试用例是通过手动触发产生中断，如果是由外部触发产生的中断呢？比如IPC中断，是否只需使能NMIs和global中断，通过CSL_intcOpen将中断事件91
2018-06-25 01:54
