根据产品手册，如果SYNCN存在从0到1的跳变，那么这个跳变触发时钟输出，所有输出时钟的上升沿对齐。 如果SYNCN管脚能否悬空（内部上拉）或者接高电平，管脚状态为1，CDCM6208的输出时钟是否是对齐的？
2024-11-12 06:36
AFE7070模拟本振的输入端LO，想使用CDCM6208输出，这个可以直接使用吗？还是需要模拟的PLL给AFE7070的LO。多谢
2024-12-20 06:07
大家好啊：请教一下，使用EVM software v3.24 进行 phase noiseTool 仿真异常，cdcm6208一共8个通道，为什么这个选项里面只有01236这几个通道，我要用的通道都没有；我的配置 等着写报告，需要仿真结果，急啊
2024-11-12 06:32
我使用CDCM6208V2G作为主时钟芯片发生器，但是始终无法正确配置，以至于CDCM6208一直不工作，原理图如下： 将Y4Y5设置成125M LVDS给FPGA，Y6Y7设置成LVCOMS单
2024-11-11 07:52
在对时间要求较高的场合，时钟的稳定和同步就非常关键。时钟的稳定和同步对系统设计、时钟源、时钟分配、电路布线、时钟线屏蔽等都提出较高的要求。本文利用CDCM6208时钟分配芯片，以此输出多路时钟，提供到8
2021-02-02 07:53
在对时间要求较高的场合，时钟的稳定和同步就非常关键。时钟的稳定和同步对系统设计、时钟源、时钟分配、电路布线、时钟线屏蔽等都提出较高的要求。 本文利用CDCM6208时钟分配芯片，以此输出多路时钟，提供
2016-11-28 23:47
在对时间要求较高的场合，时钟的稳定和同步就非常关键。时钟的稳定和同步对系统设计、时钟源、时钟分配、电路布线、时钟线屏蔽等都提出较高的要求。 本文利用CDCM6208时钟分配芯片，以此输出多路时钟，提供
2016-10-15 22:43
请各位专家帮忙指导一下，谢谢！ CDCM6208V1无法输出时钟，参考时钟从SEC_REF输入，没有输出时钟。 通道4,5配置成从SEC_REF输入，就有时钟输出。配置成从PLL输入，就没有
2024-11-13 08:25
我的开发板是XEVMK2LX，板上使用的XC3S400 FPGA来控制编程CDCM6208，我需要FPGA的源程序，请问从哪里可以下载到？
2018-06-21 05:37
CDCM6208板子上没有主控芯片给CDCE62005发送命令，设置它的时钟输出，如何解决？CDCE62005有没有预置时钟输出的功能？有没有对应的烧写器可以固化EEPROM?
2024-11-12 07:26
