,BBW=20mhZ,LVDS全双工模式，DATA_CLK=160MHz,Z如下图所示。 请AD技术支持帮忙分析，原因是什么？怎么消除。
2018-09-12 11:22
图解TCP.IP(329页超全详细版），因文件过大无法上传，需要完整版的朋友可以打开网盘链接获取资料~网盘链接：https://pan.baidu.com/s/1jsJFc9BBW-lpXmspuJajSQ 提取码：ynm0
2022-04-01 10:21
本帖最后由 pldplc 于 2021-7-5 11:10 编辑 网盘下载：https://pan.baidu.com/s/1lL4eXmUQjzkomUcxlh8bbw网盘密码：jk9a安装激活教程见附件注册机支持IAR全系列，有需要的可以一试。
2018-12-27 14:20
2+4+2：分别做2层、4层、2层板最后层压在一起，一般过孔可以有1-2层、7-8层之间的盲孔、3-6层之间的埋孔。EDA365论坛' u3 w' m&
2009-02-05 18:19
PCF2119RU/2/F2Z /2/F2Z是什么意思
2023-03-30 06:08
IO_L2P_CMPCLK_2和IO_L2N_CMPMOSI_2这两个引脚一直是高电平，在程序里配置成低电平的，却一直不能被拉低，为什么？？
2014-12-31 11:17
[table][tr][td] 自己尝试着做了一波，编了一个小程序{:2:} 一个简单的2x2x2光立方DIY作品附带仿真源程序，本帖最后附件中可以下载 #include unsigned
2018-07-19 02:37
你好，我定义了一个另一个端点在FX2LP Slave FIFO固件，4X，散装（登记设置>；ep2cfg = 0xA0；）如果我点击transferout按钮的时候，批量转移
2018-08-19 03:54
DDR2设计原理 DDR2 designBasic knowledge? Source Sync Bus Analysis? On-Die Terminations (ODT)? Slew Rate
2009-11-19 09:59
请教：C语言 A[2][0]=A[0][2]=A[1][1];A[2][0]=A[0][2]的意思是：A[2][0]和A
2019-10-22 22:04
