工程师：你好！我们正在使用贵公司的ADCLK914BCPZ芯片为AD9789提供参考输入时钟，严格按照ADCLK914芯片手册和AD9789的DEMO板电路设计，发现ADCLK914输出功率过小，后
2018-11-30 15:17
在官网上下载的ad9914的评估开发板原理图中，时钟驱动芯片为ADCLK925，关于ADCLK925的输出有点疑问,请大家帮忙讨论解决下？ADCLK925采用单端交流耦合输入，时钟3.5GHz，功率
2018-11-08 09:29
请问采用ADCLK925传输2.5Gbps的PRBS信号是否可行？采用差分输入，差分输出的方式
2021-04-30 22:06
各位：想请教大家有关dc output characteristics 和Differential Output Voltage Swing 参数问题 1.在adclk944的datasheet
2018-08-08 08:39
您好：在应用ADCLK925过程中遇到下面问题，设计过程中参考ISLA224P25评估板，但是在调试过程中发现ENOB始终上不去，最终定位是ADCLK925输出时钟问题。如图1所示。图
2018-10-10 14:23
我们应用选了用ADCLK925 一分二，原理图如下，由振荡器产生100MHz，差分lvds电平，实际测试时在ADCLK925的1脚和2脚端有Vpp500mV左右100MHz信号，但是输出端9~12
2018-07-30 10:58
请问使用3.3V的LVCOMS时钟，在直流耦合驱动ADCLK905输入时，电路应如何连接？谢谢！
2019-01-11 14:16
通过频谱仪测试ADCLK954各通道的宽频带频谱，发现输出不同通道之间差异较大，导致用不同通道的时钟进行ADC采样时，有效位相差2位。同一片芯片的3个典型频谱如下图所示，从下图可以看出，相同测试
2018-09-11 10:14
ADCLK846只用到了其中的两路LVDS和两路CMOS，还有未用的几路LVDS，请问一般如何处理，是悬空就可以？还是要接100欧姆终端电阻？谢谢。
2018-11-06 09:31
ADCLK946输出为LVPECL，是否可以直接给AD9739作为时钟驱动LVDS，在LVPECL转至LVDS电路设计上有需要注意的么？目前调试过程中，DAC失锁，怀疑时钟的输入幅度不满足
2019-01-03 10:41
