• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 输入的Vref限制?

    数据表规定Vref在“绝对最大额定值”部分下变为0至3.3V,并为不同的逻辑系列指定了许多特定的Vref电平。任何人都知道Vref电平是否有其它限制,这些限制将使用给定的VCCO或VCCAUX电源做一些有用的事情(也就是说,不仅仅是“好,它不会损坏设备......”)?将输入配置为HSTL / SSTL的输入是快速的,片上集成的比较器+ +连接到IO并且 - 连接到Vref?显然,这不符合现有的逻辑系列或规范,但是 - 如果可用的参考范围确实是0到3.3V- 它可以消除在比较器可以的情况下需要大量的片外比较器芯片都使用相同的参考电压。以上来自于谷歌翻译以下为原文The datasheet specifies that Vref goes 0 to 3.3V under the "absolute maximum ratings" section, and it specifies a number of specific Vref levels for different logic families.Anyone know if there are other limits to the Vref levels which will do something useful (that is, more than simply "well, it won't damage the device...") with a given VCCO or VCCAUX supply?Would an input configured as HSTL/SSTL work as a fast, on-chip-integrated comparator with + connected to the IO and - connected to Vref? Obviously that wouldn't be compliant with an existing logic family or specification, but -- if the available reference range really is 0 to 3.3V -- it could eliminate the need for a lot of off-chip comparator silicon in the case where the comparators can all use the same reference voltage.

    2019-05-23 09:30

  • 关于RK1808板子调试过程踩过的坑记录

    关于RK1808板子调试过程踩过的坑记录

    2022-02-16 06:38

  • 如何对RK1808板子SDK内核的uboot设置进行调试呢

    如何对RK1808板子SDK内核的uboot设置进行调试呢?有哪些方法?

    2022-02-15 06:04