当我在ISE 13.3中进行模拟时，报告显示以下警告：警告：模拟器：732- 忽略Verilog文件C：/Xilinx/13.3/ISE_DS/ISE//verilog/src/glbl.v认为它对
2019-02-18 10:58
来自EMI12.4和13.3的比特流文件中的重要区别是什么？我从开始文件tosequence 0xF，交换和loadind到FPGA切换字节。来自12.4boot的比特流确定，但不是来自13.3。谁能帮我？
2020-06-12 14:04
3个对“RAMB16_S9_S9”的引用。ISE 13.3是否使用RAMB16-s作为逻辑？或者为什么“太多太多”被ISE流程链中的“Map”映射到了？/ dindea以上来自于谷歌翻译以下为原文
2019-07-26 14:40
嗨，我正在尝试使用ISE 13.3更改8.1 FIFO IP内核中的一些参数。当我在coregen中打开项目时，它警告逻辑核被取代，但允许我进行修改。但是，当我使用新生成的核心时，它会抱怨“无法在库
2019-06-26 07:52
大家好，我想知道是否有人知道ISE Design Studio 13.3和Windows 8的兼容性问题。我最近开始工作，我们需要对Spartan-6 LX150T板进行编程，所以我决定安装ISE
2019-11-04 09:15
本帖最后由 稀依梦往 于 2013-7-1 18:11 编辑 这是给我的信Dear su，Altium Designer 13.3版已经发布，此次发布包含了超过根据清晰的价格和可用性来搜索选择
2013-07-01 18:05
我试图在Win XP 32位计算机上下载并收到一条消息，指出该文件对于操作系统而言太大而下载程序停止。我在哪里可以获得DVD的副本？以上来自于谷歌翻译以下为原文I am trying to download on a Win XP 32 bit machine and get a message stating that the file is too large for the operating systema nd the downloader stops. Where can I get a copy of this on DVD?
2018-12-04 11:01
吗？使用Floorplanner分析时间没有给我时间结果。我使用的是ISE 13.3。有任何想法吗 ？以上来自于谷歌翻译以下为原文My Design without Fifo is running at 227
2019-06-20 15:35
喜我正在使用spartan6-150和ISE13.3。在地图报告文件（.mrp）中，有一个关于“切片寄存器数量”部分中“用作AND / OR逻辑的数字”的项目。我想知道寄存器如何用
2018-10-23 10:14
电路原理图中明明存在未连接的引脚，但是编译工程没有检查出错误。怎么解决。 补充内容 (2016-5-13 16:01): 没相似情况？option里用的默认设置。
2016-05-12 15:32
