12.5G的锁相环是我们系统中必不可少的一个重要频率发生器！po主最近有看到一篇关于12.5G的锁相环设计调试的经验分享，颇有收获~好东西就要让大家都知道！现将原文分享给大家，希望对各位的设计有
2018-08-15 06:20
请问C6678 hypelink SPICE 仿真模型哪里可以找到
2018-06-21 18:11
我正在构建一个类似于ARINC 429的系统。我的全局时钟工作频率为16 MHz，Rx和Tx时钟可在12.5 KHz和100 KHz之间选择。我的问题是，我可以将16 MHz时钟转换为12.5
2019-01-29 09:39
求助FPGA高速串行收发器，输出12.5Gbps的信号要用什么电平输出28.5Gbps的信号要用什么电平？
2014-11-10 09:12
我在设计中有两个时钟。一个时钟是200 MHz，另一个是16倍（12.5 MHz）。我有一个在200 MHz域运行的计数器，计数0到15.我想要做的是同步计数器，使0与12.5MHz时钟上升沿的开始
2019-03-27 09:12
的延迟可能高达 15ns。 我遇到的问题是，当对 SPI_CLOCK 寄存器进行编程以将系统时钟除以 3 时，我只能让它输出时钟高电平 12.5ns 和低电平 25ns。我使用的是 SPI 模式 1
2023-05-29 08:08
我的设计有32MHz输入时钟（DCM最小输入）。由此我需要12.5MHz时钟和6.25MHz时钟。我显然必须使用两个独立的DCM并行使用不同的除数来获得输出。这两个输出会同步吗？如果没有，有没有办法实现这一目标？
2020-06-02 15:28
32.768 kHz 12.5 pF ±30 卷筒3000件 LX 1A00009 1 0001 00 FC-13A 32.768 kHz 12.5 pF
2016-01-11 09:05
AD9224加上12.5MHz的时钟后，在输入端的信号会出现毛刺，不加时钟信号输入端的信号波形是光滑的，这是为什么呢？怎样消除输入端的毛刺呢已经测试过了，确实是AD的时钟给输入端信号带来的噪声，但是不知道怎样消除？求指教
2019-01-24 08:46
stm32h5 在VDDIO2=1.2V, I3C 频率12.5Mhz时为什么读取数据会错位？
2025-03-07 10:53
