基于单片机如何去实现20以内整数加减法训练呢？有哪些具体要求以及操作步骤呢？
2021-11-02 07:00
有效地址是什么？形式地址又是什么？有何区别？补码加减法是指什么？
2021-07-16 11:33
求，verilog语言1，4,15 位二进制加减法器设计的代码急用，谢谢:)
2011-04-03 21:52
Verilog语言代码1,4,15 位二进制加减法器代码，谢谢，急用:)
2011-04-03 22:03
求指教，用VHDL语言，设计实现一个十进制双向加减法器，要求有一个加信号add，有一个减信号***
2012-06-08 20:44
需要Verilog语言，1.4.15位二进制加减法器代码急用谢谢:)
2011-04-03 22:10
参照 ARM 指令集，设计一套机器字长为 8 位 RISC 特性的汇编指令，要求有基本的赋值、加减法和分支功能，并给出对应的机器编码。使用这套指令，完成 z=1+2+3+5+8+13+...数列求和？亲。求下助。这个怎么做啊我完全弄不来
2013-12-24 16:23
。要求：（1）以数字和汉字的形式显示键盘按键内容。（2）实现数字的加减法并将结果进行显示。 （3）对一固定汉字标题进行左移、右移和闪烁显示功能。（4）具备控制开关和防抖功能
2015-11-05 10:44
周期吗？3.FPGA做加减法之类的运算时间要耗费多少时钟周期？比如我定义输入变量A、B、C、D都是8位，输出变量E是16位，使E的前八位存入A+B，后八位存入C+D，那么从输入到输出需要多少个时钟周期？谢谢！
2015-05-11 19:17
设计1个4位加减法器，实体名称为subadd4。输入端口：A,B——实现加法与减法运算的操作数输入（4位）；sub——控制端，值为’0’时实现加法运算，值为’1’时实现减法运算。输出端口：S
2012-12-02 13:05
