请教大家一个问题,在使用ADA4927-1评估板时,R5、R6、R7、R8、R9、
2018-10-09 18:03
http://www.sina.com.cn/mid/search.shtml?q=%E7%BC%85%E7%94%B8%E5%B0%8F%E5%8B%90%E6%8B
2020-05-16 22:26
%BE%E5%AE%B6%E4%B9%90%E7%94%B5%E8%AF%9D17587393736 http://www.sina.com.
2020-05-23 12:52
http://www.sina.com.cn/mid/search.shtml?q=%E7%BB%B4%E5%8A%A0%E6%96%AF%E7%99%BE%E5%AE
2020-05-23 11:42
本人菜鸟一个,要设计一款基于FPGA的电子日历,利用verilog语言编写计时程序的时候,闰年的判断总是出问题,找不到解决方案,求大神指导!代码:module year(cn5,y,cn6
2016-04-01 14:51
本人菜鸟一个,要设计一款基于FPGA的电子日历,利用verilog语言编写计时程序的时候,闰年的判断总是出问题,找不到解决方案,求大神指导!代码:module year(cn5,y,cn6
2016-04-01 14:35
ST Micro 文档告诉我们,UART 端口 A0 和 A1 分别出现在 CN9 引脚 1 和 CN9 引脚 3 上。我不明白为什么 PA1 没有暴露在 CN9 引脚 3 上。
2022-12-23 07:54
发生变化并在上升沿计时。但是当我这样做时(通过清除寄存器 SPI_USER 的第 6 位和第 7 位而不是设置它们),时钟变为 25ns 高和 12.5ns 低,这违背
2023-05-29 08:08
本帖最后由 小小菜鸟电子 于 2016-5-11 21:57 编辑 跪求大神解答,电路小白,跪求大神解答,跪求大神解答,电路工作原理是什么,C5,C6,C7电容的作用,R9,
2016-05-08 10:50
本帖最后由 elecfans跑堂 于 2015-9-6 13:49 编辑 源代码:`timescale 1ns / 1psmodule led_key(clk,key1,key2,led
2015-09-06 11:24