当我尝试使用sem ip core时，我遇到了麻烦。我用vivado创建了一个sem并修改了错误注入shim以连接到vivado_lab_tools。我生成示例desi
2020-07-29 09:22
有什么方法可以使用SEM和CAPTURE原语吗？我是否激活了CAPTURE，SEM可以重新计算ECC的帧数变化了吗？或将永远失去？谢谢中号
2020-06-16 16:41
你好，我正在使用带有SEM IP的spartan 6，我想在我的设计的特定部分注入错误。如何找到该部分的LUT地址。 .ll文件不足以找到所有位置。谢谢我尝试使用fpga_edline命令和essential_bits而没有正面结果。
2019-07-31 09:32
除了在Xilinx官网上在哪里能下载到Xilinx IP Core 及license？ 如FFTFIRCORDIC核等！
2013-06-20 23:51
据我所知，Xilinx建议采用SEM来减轻SEU对7系列FPGA的影响。但Artix-7 FPGA不支持ISE 14.2中的SEM，这与Xilinx的建议（http:/
2020-07-14 07:01
我正在尝试集成sem控制器并在spartan 6 FPGA上验证其功能（xc6slx75t）控制器提供20MHz时钟并配置为修复错误。我试图使用核心的错误注入接口注入单位和双位错误。我在注入双位错误
2019-08-01 07:58
xilinx fft ip v7.1 仿真数据于matlab 仿真数据用很大差距，求指教
2015-10-14 20:48
HI， 我正在尝试使用浮点IP在Zedboard上生成一个系统（SoC）（使用VIVADO 2016.4）。由于这个IP具有分层接口，我使用AXI DMA将此ip添加到AXI系统总线。但现在我的问题是如何使用
2020-05-26 14:04
有没有大神可以提供xilinx FPGA的FFT IP核的调用的verilog 的参考程序，最近在学习FFT的IP核的使用，但是仿真结果有问题，所以想找些参考设计，谢谢
2016-12-25 17:05
各位大佬，xilinx ip核的各个参数的含义从哪里看啊
2021-05-30 10:37
