• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • ISE 11.7是否支持较小的ARTIX7设备

    嗨,我只是想确定......ISE 11.7许可证(完整版,不是webpack)是否支持较小的ARTIX7设备(-25,-35,-50,-75)谢谢你告诉我这件事...以上来自于谷歌翻译以下为原文

    2018-12-25 11:09

  • 使用Xilinx artix7电源轨

    对于artix7系列,通常咱们使用需要使用以下电源轨:参考文档:DS181 (v1.22) April 13, 2017Artix-7 FPGAs Data Sheet: DC and AC

    2021-11-17 08:28

  • Artix7设计低温下失效怎么解决?

    我们的设计使用Artix7 -2L器件。它从ADC捕获图像数据,最后是显示图像的应用程序。主时钟为80MHz,使用PLL生成20,40,80和160Mhz。时序正在使用实现策略(最坏的情况是设置

    2020-07-29 10:33

  • artix7上使用ICAP进行部分比特流编程问题的解决办法?

    大家好,我artix7上使用ICAP进行部分比特流编程时遇到问题。我有一个静态和部分比特流,当用jtag编程时工作正常,所以比特流似乎没问题。我可以通过icap触发Multiboot,所以我假设

    2020-08-06 09:15

  • Artix7 GTP功耗信息在哪里

    嗨,我可以在某处找到Artix7 GTP收发器功耗的信息吗?我知道MGTAVVT和MGTAVCC必须来自单独的LDO,但每个LDO需要多少电流?我们计划使用XC7A200T-2FBG484I,我们只

    2019-03-12 12:30

  • 如何将IP从Spartan3迁移到Artix 7

    嗨,我正在将我的IP从Spartan 3(ISE)迁移到artix7(VIVADO)。我注意到以下内容为VIVADO中的FIR滤波器设计生成的IP接口与ISE Core gen中生成的IP接口不同。我

    2020-07-19 08:13

  • 如何减轻SEU对Artix-7 FPGA的影响

    据我所知,Xilinx建议采用SEM来减轻SEU对7系列FPGA的影响。但Artix-7 FPGA不支持ISE 14.2中的SEM,这与

    2020-07-14 07:01

  • Artix7 FPGA的包信息文件在哪里找?

    我找不到任何新的Artix7 FPGA的包信息文件(Pinout)目前,带有4个GTP的XC7A25T CPG236是我更感兴趣的设备。但是,XC7A12T设备也没有包文件。谢谢。

    2020-08-14 09:34

  • 如何绘制Artix-7原理图?

    您好,我的名字是JungMin Lee。我正在绘制一个包含Aritx-7的原理图。我把AC701(artix7评估板)用于我的设计。但我有一个问题。如果我没有ADC,MGT等......我只想获得

    2019-09-09 08:46

  • 使用Artix7 200部件的大型设计怎么实现?

    大家好,我有一个使用Artix7 200部件的大型设计,该设计有超过100个输入,使用IDELAY2跨越8个库,根据这里的建议,我只需要为整个设计实例化1个IDELAYCTRL,我已经完成了它工作

    2020-08-10 06:36