电子发烧友
1.4w次浏览
本文简要介绍了AMD 公司Am29LV160D 芯片的特点，并对WISHBONE总线作了简单的介绍，详细说明了FLASH memory 与WISHBONE 总线的硬件接
2011-06-23 16:32
WISHBONE总线，所以本设计的接口具有可移植性。 Am29LV160D芯片特点Am29LV160D是一种仅需采用3.0V电源进行读写的闪存。该器件提供了70ns、90ns、120ns读取时间，无需高速微处理器
2018-12-05 10:35
本文介绍的基于Wishbone总线的UART IP核的设计方法，通过验证表明了各项功能达到预期要求，为IP核接口的标准化设计提供了依据。此外，该IP核代码全部采用模块化的Verilog-HDL语言编写，
2011-06-10 11:47
想请教各位前辈，wishbone在工作中很常用吗？我最近在学关于这个的代码，感觉很难懂，而时间又感觉不大够用，需要重点攻击， 所以想知道是否值得投入大量的时间去研究它。望各位前辈不吝赐教
2014-03-02 23:37
该设计采用了自顶向下的模块化划分和有限状态机相结合的方法,由于其应用了标准的Wishbone总线接口,从而使微机系统与串行设备之间的通信更加灵活方便。验证结果表明,这种新的架构
2011-10-19 15:01
介绍了基于硬件描述语言Verilog HDL设计的SDX总线与Wishbone总线接口转化的设计与实现,并通过Modelsim进行功能仿真,在QuartusⅡ软件平台上综合,最终在Altera公司的CycloneⅢ系
2012-01-11 10:21
通用IO接口是Soc系统中非常重要的一种外围端口.本文完成了一种基于WISHBONE总线的GPIO_W B拉制器的逻拜设计和物理实现.文中较其体地介绍了GPIO_W B核的体系结构以及WISHBONE接Q和DMA传偷
2011-09-21 16:57
Am29LV160D是一种仅需采用3.0V电源进行读写的闪存。该器件提供了70ns、90ns、120ns读取时间，无需高速微处理器插入等待状态进行速度匹配。为了消除总线竞争，芯片引入了片选使能
2018-07-17 15:58
在时钟上升沿1，主设备将DAT_I()采样完成整个突发读操作，同时主设备将新地址信号放到地址总线ADR_O()上，将新数据信号放到数据总线DAT_O()上，将WE_O置为高表示写操作，CTI_O
2018-07-26 09:01
在以上介绍的三种总线中，CoreConnect虽免费不过需要IBM 公司许可，ARM 没有明确的正式说法，可能也会免费，而Wishbone 是绝对免费的。三种总线都是同步的总线
2018-08-11 09:14
