Gowin FPGA原语使用指南
2022-09-30 06:59
1.1 FPGA设计思想与技巧1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）FPGA双沿采样之IDDR原语实现；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积
2021-07-26 06:37
2020-12-11 18:22
2020-08-12 14:53
可以通过实现锁函数来保护共享资源，该锁函数允许线程请求资源的所有权。然后，软件可以签订合同，只访问 在声明锁定后共享资源。简单的锁定功能可以扩展到支持多个锁，每个共享资源一个锁。解锁功能是允许软件松开锁。 一个简单的锁实现可以使用内存中的变量来实现，该变量可以包含LOCKED和UNLOCKED两个值之一。该过程将从 内存，如果锁定为UNLOCKED，则该值可以更新为LOCKED并写回。
2023-08-02 13:11
之前介绍MII接口时，有介绍过RGMII接口的由来，下面在贴一下：表8‑7 MII接口介绍简述Pins速率计算MII基本的100Mbps/10Mbps接口RXD[3:0]、TXD[3:0]...
2021-07-20 08:09
本手册主要描述高云®HDL 编码风格要求及原语的 HDL 编码实现，旨在帮助用户快速熟悉高云 HDL 编码风格和原语实现，指导用户设计，提高设计效率。
2022-09-29 06:23
（29）FPGA原语设计（差分时钟转单端时钟）1.1 目录1）目录2）FPGA简介3）Verilog HDL简介4）FPGA原语设计（差分时钟转单端时钟）5）结语1.2 FPGA简介FPGA
2022-02-23 07:27
（30）FPGA原语设计（单端时钟转差分时钟）1.1 目录1）目录2）FPGA简介3）Verilog HDL简介4）FPGA原语设计（单端时钟转差分时钟）5）结语1.2 FPGA简介FPGA
2022-02-23 06:32
Verilog数字系统设计四复杂组合逻辑实验2文章目录Verilog数字系统设计四前言一、什么是8位全加器和8为带超前进位的全加器？二、编程1.要求：2.门级原语实现8位全加器：3.门级原语实现带
2022-02-09 07:49
