本文介绍了Vidado中FFT IP核的使用，具体内容为：调用IP核>>配置界面介绍>>IP核端口介绍>>MATLAB生成测试数据&
2024-11-06 09:51
有些时候，根据设计需求可能会想要修改IP核生成的源文件（只能修改未加密文件），包括HDL文件和XDC约束文件。这种修改不能直接修改源文件，因为在后续设计流程中，IP可能会复位或重新生成，导致修改操作被复原。本文将介绍
2022-08-25 14:38
本人需要利用Vivado软件中的DDS核生成一个正弦信号。由于后期还要生成线性调频信号，如果直接编写代码生成比特流文件下载到板子上进行验证会使工作的效率大大下降，所有想
2018-07-13 08:32
在生成滤波器IP核之前需要产生抽头系数，这个抽头系数的阶数是自己设定的，阶数越高代表滤波器乘累加运算越多，但是阶数大小的选择要看是否满足自己的设计要求（例如衰减db是否满足要求）。同时，生成的滤波器
2018-07-06 10:00
为了研究数字化γ能谱仪，本文提出一种基于FPGA的数字核脉冲分析器硬件设计方案，该方案采用现场可编程逻辑部件（FPGA），完成数字多道脉冲幅度分析仪的硬件设计。用QuartusⅡ软件在FPGA平台上完成了数字核脉冲的幅度提取并
2013-11-21 10:57
目前域控项目有的采用S32G这类多核异构的芯片，转载一篇分析下多核异构中A核与M核通信过程的文章。
2023-10-31 11:09
提出一种可进化IP核的设计和实现方法。这种IP核采用进化硬件的设计思想，将遗传算法运用于硬件电路的设计中，使电路能根据当前的环境自动进行内部电路的时化，从而生成最有效的电路，并能在普通的FPGA器件
2021-06-22 14:37
物联网其实现在对于很多人来说都是值得去看的东西，但是很多人又不了解什么是物联网，因为这样的不了解导致不敢去接触这样的产品，但是其实产品本身所存在的优势已经很强烈了，是绝对值得你去研究的。
2020-01-20 09:29
高斯滤波的卷积核确定主要依赖于高斯函数的特性以及图像处理的具体需求。以下是确定高斯滤波卷积核的几个关键步骤： 一、确定卷积核的大小 卷积核形状 ：高斯滤波的卷积
2024-09-29 09:29
很多网友问处理器6核12线程和8核16线程的区别是什么，首先我们来了解下什么是6核12线程和8核16线程。
2022-01-01 17:44
