嗨，我正在使用kintex 7设备并且在使用XADC时遇到了一些麻烦。我附上了从Vivado ILA拍摄的图像，显示了convst_in和busy信号变高但测量温度始终为0。在开发板上，xadc参考电压接地，触发
2020-08-24 09:01
_0_MUXADDR_pin = axi_xadc_0_MUXADDR，DIR = O，VEC = [4：0]我在哪里连接这些外部端口？我的设计基地在Vivado。在XDC文件中，应该为哪些引脚分配？谢谢您的帮助！PS。我正在使用Virtex 7
2020-07-14 16:30
，我注意到Vivado希望我为XADC AXI4Lite接口分配I / O引脚。它是否正确 ？我正在阅读PG091，我找不到任何建议自己实施XADC AXI4Lite I / O规划的部分。有人可以澄清
2018-11-01 16:07
、XADC硬核宏组成。原理图，引脚XADC_INP0和XADC_INN0对应的ADC专用模拟输入引脚XADC_TEMP_P和XA
2015-06-09 01:20
亲爱的大家，我现在正在使用Vivado 2013.3。我试图将PL结构时钟从1 MHZ更改为500KHZ。 （1 MHZ下没问题）但是，Vivado在运行综合时崩溃了。对我来说减少PL结构时钟非常重要，因为我打算在一个时钟周期内收集更多的
2020-03-25 08:40
AD采样。开发版中ad通道与开发版的对应关系如下所示：实现过程： 1. 例化xadc的ip核，连接开发板。 2. 打开vivado文件综合下载，将jtag用连接下载后，双击图中的Xadc。3.打开后添加需要
2021-07-30 11:37
大家好！我们开始在Zynq（XC7Z020）中使用XADC，SW人员想知道温度报警中断是否有滞后现象？特别是有两个位似乎很有用，cource的bit 0（OT）和bit 8（OT Deactive
2020-07-15 08:37
吧xadc_prj.xpr文件放置到脚本中设置的路径下。 双击xadc_prj.xpr，Vivado工具将被打开，会自动以此创建新的工程，界面如图所示。 此时，工程文件夹里也自动创建了很多新的子文件夹
2016-10-19 18:05
各位大神好，最近在学习xilinx公司的ZYNQ7000系列的开发板，学习XADC，有没有用过的大神，求给一些学习指导。真不太会用啊！
2020-03-24 05:35
` 1 功能概述 Xilinx FPGA器件特有的XADC（Xilinx Analog-to-Digital Converter）模块创新性的将模拟信号处理混合到FPGA器件中，便于对板级模拟信号
2019-12-03 11:17
