用vivado 综合实现完以后，wns和tns都负的过大。有没有具体的方法找到问题然后修改（网上查的都好概括，不止如何修改。）
2018-05-28 11:28
小弟刚学习FPGA不久，仅仅学习了一个普通工作流，但对于时序约束什么的几乎一无所知最近在编一个模块时，VIVADO综合实现出来Timing那里是红色，WNS TNS为负
2015-09-06 20:08
= 390.227INFO：[路线35-416]中间时间汇总| WNS = 0.077 | TNS = 0.000 | WHS = -0.163 | THS = -17.992 |有谁知道是什么导致这种情况，有没有
2018-11-12 14:36
们检查的时间，2018.2的结果稍好一些。WNS：2015.4：-4.6382018.2：-4.777TNS：2015.4：-1703.1052018.2：-548.562WNS：2015.4
2018-11-08 11:34
嗨， 我正在开发一种设计，其中WNS报告为85 ns，源和目标寄存器之间有153个组合级别。它处于同一时钟域。是否有一个设置，我可以约束vivado说我可以限制regiaters之间的组合逻辑级别
2018-10-19 14:42
results.I switched to Vivado 2018.2 which provided better results in Linux (very low TNS) and good
2018-11-14 10:04
，vivado卡住并给我以下消息： - 为了使它成为conmen，我用xxxxx替换了projektname。阶段10后路由器时序信息：[路线35-57]估计时间摘要| WNS = 0.216 | TNS
2018-11-06 11:30
我正在尝试实现我的设计，但它在第3阶段初始路由时陷入困境。我尝试在一个新项目中运行相同的设计，但又被卡住了。以前有人遇到过这个。请帮忙！！以上来自于谷歌翻译以下为原文I am trying to implement my design but it got stuck at phase 3 initial routing. I tried running the same design in a new project but got stuck again. Have anyone encountered this before. Please help!!
2018-11-13 14:26
我尝试使用Vivado 2016.2实现与2015.3相同的设计（https://github.com/Elphel/x393），2016年使用更多资源并且无法计时。我尝试了干净启动（新项目，只是
2018-10-29 14:15
目前在设计采用ina213采集5v电源的电流问题，后端采用单片机ad口采集，通过负载后发现后端输出为正弦波，这是因为震荡了嘛？
2024-08-12 07:43
