用vivado 综合实现完以后，wns和tns都负的过大。有没有具体的方法找到问题然后修改（网上查的都好概括，不止如何修改。）
2018-05-28 11:28
= 390.227INFO：[路线35-416]中间时间汇总| WNS = 0.077 | TNS = 0.000 | WHS = -0.163 | THS = -17.992 |有谁知道是什么导致这种情况，有没有
2018-11-12 14:36
小弟刚学习FPGA不久，仅仅学习了一个普通工作流，但对于时序约束什么的几乎一无所知最近在编一个模块时，VIVADO综合实现出来Timing那里是红色，WNS TNS为负
2015-09-06 20:08
1、输入电压：0V--32V 2、输入阻抗：>=300k 能不能推荐一款隔离放大器。 如果使用AMC1200，后端ADC为单端输入，AMC1200的输出负该怎么处理？可以直接悬空么？
2024-09-02 07:33
results.I switched to Vivado 2018.2 which provided better results in Linux (very low TNS) and good
2018-11-14 10:04
们检查的时间，2018.2的结果稍好一些。WNS：2015.4：-4.6382018.2：-4.777TNS：2015.4：-1703.1052018.2：-548.562WNS：2015.4
2018-11-08 11:34
嗨， 我正在开发一种设计，其中WNS报告为85 ns，源和目标寄存器之间有153个组合级别。它处于同一时钟域。是否有一个设置，我可以约束vivado说我可以限制regiaters之间的组合逻辑级别
2018-10-19 14:42
，vivado卡住并给我以下消息： - 为了使它成为conmen，我用xxxxx替换了projektname。阶段10后路由器时序信息：[路线35-57]估计时间摘要| WNS = 0.216 | TNS
2018-11-06 11:30
嗨，我的设计通常没有时间问题，但在特定的PC上有无数的路径（WNS -2.756，TNS-15,531.865 ......）。许多路径甚至在我在XDC文件中声明异步的时钟组之间（我在消息日志中看
2020-08-17 10:19
小白求问：为何此电路的功率增益为负（电流源交流为1mA）。。 当把电流源交流设为1A时，增益就是正了
2018-09-04 11:28
