XIlinx k-7系列FPGA，有一段基于ISE14.7的程序，想在VIVADO上使用。那如何将ucf格式改成xdc格式。除了转换引脚，还需要别的工作么？谢谢啦
2019-11-28 16:19
大家好，使用UCF文件中的ISE，我习惯于在输入焊盘和第一个触发器之间的信号上设置maxdelay约束，特别是在总线信号上，以确保总线的所有信号具有大致相同的传播时间。使用Vivado，我无法在
2018-10-25 15:17
在使用Vivado GUI实现和分配引脚信息后，我没有在xdc约束文件中看到结果。例如，引脚和iostandard。他们在哪里攒钱？以上来自于谷歌翻译以下为原文After
2018-11-07 11:24
当我们通过IP目录在Vivado中创建一些IP内核时，将使用xdc文件生成一些内核。在这个xdc文件中，它包括时序或物理约束。以DDR3控制器为例，用核心生成xdc文件
2019-03-26 12:29
你好我目前正在使用外部多路复用器在Vivado 2017上开展一个项目。关于约束文件（.xdc），我有一个更普遍的问题。如何创建自己的xdc文件？通常，您是从完整的zedboard约束文件开始并自己
2020-05-22 10:27
先生当我在.xdc文件（vivado2014.4）中进行任何更改时，进程是从综合开始的。每次都发生。在vivado中有任何设置，在更改后，.xdc文件进程从实现开始，而
2018-10-29 11:48
你好，我试图通过修改自动生成的MIG XDC来制作XDC。但是当我使用如下所示的set_property时，Vivado找不到具有该过滤器的单元格。pcu是top模块下的一个intance。从pcu
2018-10-19 14:31
使用Vivado 2015.4我生成了两个FIFO和一个Aurora Core。我收到与Vivado自动生成的时序约束相关的严重警告。由于我的FIFO在整个设计中被多次使用，我需要一种让Vivado
2018-11-02 11:30
嗨，我在Vivado工作，想要在地点和路线之前将端口锁定到特定的银行（而不是站点），并且不确定Vivado是否允许您这样做。我以前使用过ISE，能够在.ucf文件中禁用它。我正在使用Artix 7。谢谢，埃米尔。
2020-03-17 09:26
我对Vivado工具如何决定如何映射（例如，从GPIO外部制作的“led”端口到实际引脚而不指定XDC文件中的名称感到困惑。在我看来，只要指定一个引脚，vivado就会以某种方式将一个阵列中的所有
2018-10-30 18:02
