前两周发现DSP一直连接不上，后来测了一下开关S1两端，发现开关按下之后两端并不连通，后来就换了一个开关，DSP就能连上了。
2020-03-15 10:24
此篇文章里，我们将通过使用InTime来检验Vivado 2017.1和Vivado2016.4之间的性能对比。 概要：分别进行了3个Vivado 2017.1对Vivado
2018-07-04 11:23
QFN上锡不饱满通常表现为焊锡在焊盘或引脚的某些区域涂覆较少，而其他区域涂覆较多。这可能会导致一些焊接连接不牢固，从而降低电气连
2023-10-18 14:08
为什么380℃烙铁头不上锡 380℃烙铁头不上锡，是绝对不可能的。 那为什么有客户反应用936焊台在380℃进行
2010-02-27 12:22
LED显示屏在使用的过程中往往会出现载人不上或者通讯不上的情况，那么LED显示屏载入不
2019-08-28 10:16
今天发布一个Vivado 下固化 FLASH的压缩和提高加载速度的技巧和方法。这个方法对于需要快速加载程序的场合特别有用比如PCIE 需要满足200MS的加载时间才能实现上电后系统能够识别到开发板。
2019-04-20 10:39
Vivado可以导出脚本，保存创建工程的相关命令和配置，并可以在需要的时候使用脚本重建Vivado工程。脚本通常只有KB级别大小，远远小于工程打包文件的大小，因此便于备份和版本管理。下面把前述脚本升级到Vivado
2022-08-02 10:10
本文可让开发者们看懂 AMD Vivado Design Tool 2023.2 中的“AMD Versal Adaptive SoC CPM PCIE PIO EP 设计”CED 示例。
2024-05-10 09:39
关于Tcl在Vivado中的应用文章从Tcl的基本语法和在Vivado中的应用展开，介绍了如何扩展甚至是定制FPGA设计实现流程后，引出了一个更细节的应用场景：如何利用Tcl在已完成布局布线的设计上
2017-11-18 18:26
有时我们对时序约束进行了一些调整，希望能够快速看到对应的时序报告，而又不希望重新布局布线。这时，我们可以打开布线后的dcp，直接在Vivado Tcl Console里输入更新后的时序约束。如果调整
2024-10-24 15:08
