有一天使用Vivado调用questasim(modelsim估计也一样)，仿真报错
2023-05-08 17:12
帮到不经常看群消息的小伙伴，另一方面也算是我们的技术积累。 Q：Vivado的Implementation阶段约束报警告？ [Vivado 12-627] No clocks matched
2023-08-08 14:10
近日某院校送修三台是德示波器DSO804A，客户反馈示波器开机自检失败报错，对仪器进行初步检测，确定与客户描述故障一致。本期将为大家分享本维修案例。 下面就是是德-DSO804A维修情况 是德
2023-10-27 15:52
大家好，我的设计是针对ZynQ FPGA（Vivado2013.3），它在PL和PS逻辑中具有PCIe（AXI PCIE桥）。当我尝试生成位文件时，由于3个警告，实现失败。他们是[Common
2018-10-22 11:18
vivado创立的某个文件夹路径太长了，导致报错。这个是本身工程目录路径名很长导致的。这个错误在windows下才会有，因为windows本身就限制了路径长度，Linux下运行vivado不会这样。
2019-03-30 09:39
近日某院校送修是德信号发生器33500B，客户反馈信号发生器信号发生器自检失败，报错overload，对仪器进行初步检测，确定与客户描述故障一致。本期将为大家分享本维修案例。 下面就是是德
2023-09-19 17:15
使用Vivado Runs基础结构时（例如，launch_runs Tcl命令），请将此命令添加到.tcl文件，并将该文件作为执行运行的write_bitstream步骤的预钩添加
2022-02-08 14:10
vivado 2014.2。安装顺利进行，直到尝试完成安装，然后尝试“生成已安装的设备列表”。它每次都失败了。在安装日志中，这是记录的内容：2016-05-25 14：33：02,061调试：o.k
2018-12-21 11:01
vivado 出现问题要先分析；vivado2017.4生成比特流失败，请教一下大家
2021-03-05 06:37
使用Vivado Runs基础结构时（例如，launch_runs Tcl命令），请将此命令添加到.tcl文件，并将该文件作为执行运行的write_bitstream步骤的预钩添加
2021-02-20 06:02
