本人需要利用Vivado软件中的DDS核生成一个正弦信号。由于后期还要生成线性调频信号，如果直接编写代码生成比特流文件下载到板子上进行验证会使工作的效率大大下降，所有想利用Vivado软件功能仿真，这样可以极大的提高
2018-07-13 08:32
前年，发表了一篇文章《VCS独立仿真Vivado IP核的一些方法总结》(链接在参考资料1)，里面简单讲述了使用VCS仿真Vivado IP核时遇到的一些问题及解决方案
2022-08-29 14:41
本文介绍了Vidado中FFT IP核的使用，具体内容为：调用IP核>>配置界面介绍>>IP核端口介绍>>MATLAB生成测试数据>>测试verilogHDL>&
2024-11-06 09:51
在开发PL时一般都会用到分频或倍频，对晶振产生的时钟进行分频或倍频处理，产生系统时钟和复位信号，下面就介绍一下在vivado2017.3中进行PL开发时调用IP的方法。
2018-12-22 14:26
器件，是一样的，只是需要去根据实际情况设置一些东西。 然后Next 完成。 Create Block Design 这里我们需要构建PS核 所以我把Design name改成ARM_CORE,当然，是根据实际情况来，你想怎么命令都是可以的。
2018-06-29 09:36
第二项是器件添加，只有选择了相应的器件，你的IP核才能在那个器件里被使用。单击器件，右键——Add——Add Family Explicitiy，于是便可以选择要适用的器件系列了。
2018-11-12 14:31
IP核（IP Core） Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言
2017-11-28 15:49
ZYNQ系列是Xilinx最近几年推出的多核异构SoC，集成了FPGA和ARM处理器，ARM部分是双核ARM Cortex-A9处理器，双核可以同时对称使用，还可以非对
2022-12-05 13:46
DesignStart计划，在FPGA上搭建一个Cortex-M3软核处理器，以Xilinx Artix-7系列FPGA为例，介绍如何定制一颗ARM Cortex-M3 SoC软核，并添加GPIO
2022-08-30 11:14
此篇文章里，我们将通过使用InTime来检验Vivado 2017.1和Vivado2016.4之间的性能对比。 概要：分别进行了3个Vivado 2017.1对Vivado
2018-07-04 11:23
