嗨 - 我希望Vivado使用`define enabled来编译我的RTL（即，处理所有文件，好像他们在顶部定义了FOO）。你在哪里指定这个？非常感谢！/ JPs- 我试图搜索这个但是空了
2019-02-25 11:02
嗨，我需要在vivado工具中为Modelsim编译模拟库。我需要知道完整的程序。我应该在编译模拟库wiondow中为“Compiled Library Block”和“Simulator Executable Pa
2020-05-05 12:09
Vivado HLStool的体验是什么，与手工编码的RTL相比，这种应用的结果有多好（简单的机器视觉，而不是非常复杂的代码）？像我们这样的初学者是否能够对生成的RTL代码进行适当的后期改进？您能粗略估计一下熟悉Vivado HLS基本功能所需的
2020-03-25 09:04
“vivado_lib”b、第二步编译vivado的库文件，可使用TCL脚本命令“compile_simlib-simulator modelsim -directoryD:/modeltech64_10.4
2018-10-16 19:43
vivado成功合成应该采取什么样的时间？在什么时候我应该说合成不起作用？我一直在等待运行综合的15分钟
2020-04-02 09:40
为什么每次运行模拟时，Vivado内置模拟器都需要重新分析项目中的所有IP内核？即使没有对任何设计文件进行任何更改，也会发生这种情况。是否有一个我缺少的设置来禁用此功能，或者编译时间长是
2020-03-19 07:59
DSP的CCS软件在线调试，不仅能观察数据，还能在线修改参数值，我想问一下vivado在线调试有这个功能吗，我看见debug好像只能在线观察，我想把bit文件下载到板上，我不仅要观察，还想在线改变一些参数值（不需重新编译），
2017-12-20 14:03
有没有办法检查vivado用于构建综合，实现等的时间量？以上来自于谷歌翻译以下为原文is there way to check amount of time vivado used to build synthesi
2018-11-06 11:46
用VCS仿真没问题，用vivado仿真时添加rtl时就出现错误； 出错在rtl里断言语法上（assert property），这会导致编译不通过；该如何解决？
2023-08-16 07:47
vivado中synthesis通过，implement通过，但是在编译simulation的时候报错：[USF-XSim-62] 'compile' step failed with error
2017-07-05 10:46
