• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • VivadoDCP复用

    Vivado的设计流程各个阶段里,采用统一的数据模型:DCP(design checkpoint),在Vivado的设计流程里,无论是综合还是布局布线的各个阶段,工具都会生成

    2022-07-04 09:37

  • 如何禁止vivado自动生成 bufg

    Vivado中禁止自动生成BUFG(Buffered Clock Gate)可以通过以下步骤实现。 首先,让我们简要了解一下什么是BUFG。BUFG是一个时钟缓冲器,用于缓冲输入时钟信号,使其更稳

    2024-01-05 14:31

  • Vivado技巧:.dcp 文件代替 .xci 文件

    文件是一个xml格式的文件,它能够搜集ip所有的配置信息,更重要的是包括Vivado指向的ip所生成的大量文件,比如上下文综合、约束和模拟文件等。

    2018-05-02 08:50

  • 赛灵思建议:使用IP xci文件代替dcp格式的文件

    当读取xci文件时,Vivado会读取生成dcp文件,跳过嵌入的约束信息,采用的是原始IP的约束文件,这是我们推荐的流程,可以确保应用的约束信息符合IP设计者的想法。

    2019-07-27 11:20

  • Vivado布线和生成bit参数设置

    本文主要介绍Vivado布线参数设置,基本设置方式和vivado综合参数设置基本一致,将详细说明如何设置布线参数以优化FPGA设计的性能,以及如何设置Vivado压缩BIT文件。

    2023-05-16 16:40

  • Vivado使用小技巧

    有时我们对时序约束进行了一些调整,希望能够快速看到对应的时序报告,而又不希望重新布局布线。这时,我们可以打开布线后的dcp,直接在Vivado Tcl Console里输入更新后的时序约束。如果调整

    2024-10-24 15:08

  • 用于系统生成器中Vivado HLS IP模块介绍

    了解如何生成Vivado HLS IP模块,以便在System Generator For DSP中使用。

    2018-11-20 06:08

  • 使用DDS生成三个信号并在Vivado中实现低通滤波器

    本文使用 DDS 生成三个信号,并在 Vivado 中实现低通滤波器。低通滤波器将滤除相关信号。

    2025-03-01 14:31

  • Vivado 2014.1中的许可和激活概述

    了解如何使用2014.1中引入的新激活许可为Vivado工具生成许可证。 另外,了解Vivado 2014.1中的许可更改如何影响您,以及如何在激活客户端中使用新的Vivad

    2018-11-22 07:10

  • Vivado设计中生成VPSS时出现的常见问题解析

    Vivado 设计中,最重要的是要看来自 VPSS 的复位信号(该信号控制上游 (TPG) 和下游 (AXI4S 到视频输出) IP)。

    2020-12-04 15:21