Vivado工具（2016.2）可以独立路由Xilinx IP核DDR3 SDRAM控制器（rdf0223-ac701-mig-c-2015-1.zip）。将mydesign添加到路由可以在合成阶段
2020-05-06 10:32
综合，结果存储在.DCP文件中我做了第二个VIVADO综合后项目......我从第一个VIVADO项目添加了DCP文件，我也添加了NGC文件...但每当我运行实现我得到
2019-03-22 07:46
如何使用DCP器件？如何通过按键控制三线DCP器件？
2021-04-21 06:19
喜我正在使用Vivado 2016.2进行Ultrascale的设计。一切都很好，而我没有使用时序分析。我可以在路由后打开检查点并获得时间报告。但如果我想选择任何一条路 - 维瓦多停下来没有任何
2018-10-30 18:02
大家好，我正在尝试在kintex-7 FPGA中构建一个运行速度为5Gbps的JESD204B ADC和DAC接口。根据产品指南文档，我在vivado 2014.1中生成了发送和接收内核，更新了
2018-10-19 14:37
VIVADO_HLS许可证的Virtex 6。我的问题是，我如何获得Vivado独立版（许可证VIVADO_HLS）以运行协同仿
2018-12-28 10:33
我现在将vivado和modelsim做了联合仿真，用来仿真蜂鸟e203协处理器扩展实现的功能。现在的问题是：使用vivado的
2023-08-11 06:44
我想问一下大神们，vivado仿真时，RTL分析、综合后都会产生原理图，有什么区别？？？
2017-09-25 13:33
我使用的是vivado2017.4版本，在进行仿真时，当修改tb文件，总是会出现报错情况，错误提示为无法移除之前的仿真文件，但是任务管理器中找不到对应的xsim进程，重启电脑后又可以正常
2022-09-08 11:25
你好我使用VIVADO 2017.1来合成VU440的设计。该实现报告以下错误消息。异常程序终止（11）请查看'/users/pchen/T0/vu440/0914_4374
2018-11-13 14:26
