系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。本次带来Vivado系列，Vivado开发软件开发设计流程。话不多说，上货
2023-02-21 09:16
本文主要介绍如何使用Vivado 开发套件创建硬件工程。
2022-02-08 10:41
仿真功能概述 仿真FPGA开发中常用的功能，通过给设计注入激励和观察输出结果，验证设计的功能性。Vivado设计套件支持如下仿真工具：Vivado Simulator、Questa、ModelSim
2020-12-31 11:44
系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。本次带来Vivado系列，使用Vivado开发软件下板验证教程。话不多说，
2023-03-08 14:21
在使用 AMD Vivado Design Suite 对开发板（Evaluation Board）进行 FPGA 开发时，我们通常希望在创建工程时直接选择开发板，这样
2025-07-15 10:19
很久没有更新vivado+zedboard系列的博客了。前面的十篇博客主要介绍了Xilinx vivado工具的使用流程，vivado+zedboard裸机开发的方法以
2017-02-08 16:20
OPENCV（Open Source Computer Vision）被广泛的使用在计算机视觉开发上。使用Vivado HLS视频库在zynq-7000全可编程soc上加速OPENCV 应用的开发，将大大提升我们的计
2018-11-10 10:47
在用Vivado制作自己的IP的时候，已经熟悉了将功能关联的一组port组合成一个interface，比如这个M_AXIS： 这样可以简化框图设计中IP的显示， 方便连线、优化框图设计布局。 但一般
2017-02-08 11:50
FPGA开发过程中，vivado和quartus等开发软件都会提供时序报告，以方便开发者判断自己的工程时序是否满足时序要求。
2023-06-26 15:29
在开发PL时一般都会用到分频或倍频，对晶振产生的时钟进行分频或倍频处理，产生系统时钟和复位信号，这是同步时序电路的关键，这时就需要使用到时钟向导IP，下面就介绍一下在vivado中进行PL开发时调用IP的方法。
2018-12-22 15:14
