• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 使用Python提取ILA数据的流程

    ILA应该是调试AMD-Xilinx FPGA最常用的IP。

    2024-05-01 10:43

  • 如何实现ILA Cross Trigger

    ILA Cross Triggering功能使得ILA核心之间、以及ILA核心与处理器(例如,AMD Zynq 7000 SoC)之间可以进行Cross Trigger。这个功能在你需要在不同时钟域的两个

    2023-11-30 10:17

  • xilinx vivado zynq pldma PL部分ILA调试

    PL部分调试,作为PL DMA的控制APB总线,将其设置为Mark Debug,如下图所示。综合完成,不进行implemention,在综合菜单下面找到“Set Up Debug”,进行ILA配置。

    2017-11-28 15:46

  • 如何升级Vivado工程脚本

    Vivado可以导出脚本,保存创建工程的相关命令和配置,并可以在需要的时候使用脚本重建Vivado工程。脚本通常只有KB级别大小,远远小于工程打包文件的大小,因此便于备份和版本管理。下面把前述脚本升级到

    2022-08-02 10:10

  • labview串口数据保存_labview如何对串口数据缓存

    本文主要介绍了labview串口数据是如何保存的。程序中串口数据可以直观的显示在前面板上并保存下来,但是为了对实验结果进行精确分析,

    2018-01-15 14:33

  • FPGA开发要懂得使用硬件分析仪调试——ILA

    其实这儿便很简单了,可以直接在画布上添加一个ILA核,再把想要的信号线连进来就行了呀,都不需要在代码里定义这个ILA核。不过这样做就说明你还没能灵活的使用Xilinx的在线调试工具了,因为还有更简单的办法哈哈。

    2018-11-14 10:47

  • Vivado IDE全面了解XDC文件的约束顺序

    Vivado IDE约束管理器将任何已编辑的约束保存回XDC文件中的原始位置,但不会保存在Tcl脚本中。 任何新约束都保存在标记为目标的XDC文件的末尾。

    2020-11-13 10:53

  • 如何在下载Bitstream后自动触发ILA采集

    在硬件调试时,经常需要用 ILA 采集一些 FPGA 内部或者对外的初始化信号,然而在下载完 Bitstream 后立即采集这些变化稍纵即逝的信号,比如在 1uS 内手动触发 ILA 采集信号,以

    2024-02-23 09:45

  • Vivado 2017.1和Vivado 2016.4性能对比分析

    此篇文章里,我们将通过使用InTime来检验Vivado 2017.1和Vivado2016.4之间的性能对比。 概要:分别进行了3个Vivado 2017.1对Vivado

    2018-07-04 11:23

  • 三菱PLC数据怎么读取与保存

    进行读取和保存,以便于对生产过程进行监控、分析和管理。本文将对三菱PLC数据的读取和保存方法进行详细介绍,包括软件工具的使用、通信接口的选择、数据格式的处理等方面,旨在

    2024-06-18 10:53