我有一个设计，vivado报告lut和ffs利用率低于60％，但放置失败。软件：vivado 2016.1硬件：artix7-200为什么有足够的lut和ffs但是放置失败。bellow是lut
2020-08-14 07:56
当我运行模拟 - >运行行为模拟时，vivado 2013.2报告了错误：[XSIM 43-3294]收到信号exception_access_violation。谁能帮我分析一下是什么原因。谢谢。uart_led.rar 35 KB
2020-04-27 09:05
vivado tri mode ethernet mac 不产生example design
2020-12-24 07:55
嗨，大家好，我是vivado工具的新手，我需要为MIG或QSFP导出.xlsx报告文件我可以使用Tcl命令自动保存报告文件吗？
2020-05-12 08:31
请教大家一个vivado安装问题，安装完成后直接打开vivado过2分钟后显示超时，运行vivado.bat产生一个文档，显示：no stack trace avail
2014-12-03 11:59
什么是Vivado？
2021-03-02 06:26
我想问一下大神们，vivado仿真时，RTL分析、综合后都会产生原理图，有什么区别？？？
2017-09-25 13:33
\ Xilinx \ Vivado \ hs_err_pid11816.log ##如果您愿意提交错误报告，请访问：＃http://bugreport.java.com/bugreport/crash.jsp#崩溃
2019-04-26 07:14
在syn中设定了bufg为32个，syn后的报告中也是32个bufg。但是执行impl后，vivado报错说是生成了35个bufg，超出芯片容量。重新syn之后还是这样。不知道是什么原因，怎么syn和impl的结果会不同。
2015-03-09 17:00
嗨，我有一个越来越难以在Vivado 2017.4中路由的设计。我的大多数运行都是在Linux上完成的。我也尝试过使用Windows机器，它可以产生更好的效果。我切换到Vivado 2018.2
2018-11-14 10:04
