在vivado生成ip核后缺少一大片文件，之前是可以用的，中途卸载过Modelsim，用vivado打开过ISE工程，因为工程中很多
2023-04-24 23:42
大家好。我使用VIO IP在ISE Design SUite软件中调试设计。当我运行工具有以下错误：检查扩展设计...错误：NgdBuild：604 - 类型为'chipscope_
2019-08-02 08:10
你好我正在尝试在vivado HLS中创建一个IP，然后在vivado中使用它每次我运行Export RTL我收到了这个警告警告：[Common 17-204]您的XI
2020-04-03 08:48
我对Vivado内部的IP检查点有疑问。当我在Vivado中启用IP内核的检查点时，我可以在Design Runs窗口中
2019-03-08 13:30
我使用的是Vivado 2013.2。就我而言，我不喜欢Vivado提供的喜剧。我为我的项目构建了自己的hirachey，IP核心文件夹位于另一个位置，而不是默认的“src /
2019-04-17 09:27
在模拟模型方面，Vivado提供的IP似乎有一些根本性的变化。在将工作设计从ISE 14.4转换为Vivado 2013.2之后，然后按照建议的方式升级大部分Xilinx IP
2019-02-26 10:42
你好，我从Digilent购买了一块ZYBO板，并兑换了Vivado Design Suite附带的优惠券。今天我试图实例化一个VIO核心，我的许可证出错了。如何访问Vivado Analyzer
2018-12-14 11:35
Vivado中xilinx_courdic IP核(求exp指数函数)使用
2021-03-03 07:35
Vivado中的自定义IP，并使用Microblaze启动测试过程，将存储在BRAM中的值（输入）读取到DUT，并将来自DUT的输出值存储到另一个BRAM，并使用预期产
2018-11-05 11:32
的经验几乎为0，因此我想就如何解决这个问题提出建议。这就是我的想法：1 - 首先，用Vivado HLS转换VHDL中的C代码（我现在有一些经验）2 - 在Vivado HLS中生成
2020-03-24 08:37
