正如我在第一篇文章里所说，我分享的内容主要包括但不限于，HDL语言，TCL语言，vivado的使用，Modelsim/Questasim的使用，matlab的使用，通信原理及系统，无线通信，数字信号处理等，由浅入深，化繁为简，后续内容听我娓娓道来。
2022-08-31 09:09
Vivado License Manager在使用Vivado License Manager时，如果通过如下图所示方式指定license的路径时，要保证路径仅包含ASCII字符而没有中文
2021-09-12 15:15
此篇文章里，我们将通过使用InTime来检验Vivado 2017.1和Vivado2016.4之间的性能对比。 概要：分别进行了3个Vivado 2017.1对Vivado
2018-07-04 11:23
这个培训将会深度介绍适于Xililnx 可编程门阵列的HDL代码风格, 产生和验证时序约束的正确方法, 和如何利用分析和布局规划工具分配时钟和管脚,产生物理约束以达到最大设计性能. 对于初次从事FPGA设计或使用Vivado软件的工程师, 我们推荐观看这个录像.
2018-05-23 15:47
作者：Mculover666 1.实验目的 通过例程探索Vivado HLS设计流 用图形用户界面和TCL脚本两种方式创建Vivado HLS项目 用各种HLS指令综合接口 优化Vivado HLS
2020-12-21 16:27
Vivado可以导出脚本，保存创建工程的相关命令和配置，并可以在需要的时候使用脚本重建Vivado工程。脚本通常只有KB级别大小，远远小于工程打包文件的大小，因此便于备份和版本管理。下面把前述脚本升级到Vivado
2022-08-02 10:10
先给大家简单快速地介绍一下 Vivado 集成设计环境，即 IDE。当打开 Vivado 工程后，会有一个工程概要，向您介绍工程的设置、警告和错误信息以及工程的一般状态。
2012-04-25 09:00
有时我们对时序约束进行了一些调整，希望能够快速看到对应的时序报告，而又不希望重新布局布线。这时，我们可以打开布线后的dcp，直接在Vivado Tcl Console里输入更新后的时序约束。如果调整
2024-10-24 15:08
在Vivado Design Suite中，Vivado综合能够合成多种类型的属性。在大多数情况下，这些属性具有相同的语法和相同的行为。
2019-05-02 10:13
vivado开发软件自带了仿真工具，下面将介绍vivado的仿真流程，方便初学者进行仿真实验。
2023-07-18 09:06
