本人需要利用Vivado软件中的DDS核生成一个正弦信号。由于后期还要生成线性调频信号，如果直接编写代码生成比特流文件下
2018-07-13 08:32
通过前面的PL DMA设计，在SDK中运行，很正常的没有运行起来（block design与source desing都是自己手敲，明显的错误已经改正，能够生成bit文件启动SDK调试）。 首先在
2017-11-28 15:46
ILA Cross Triggering功能使得ILA核心之间、以及ILA核心与处理器（例如，AMD Zynq 7000 SoC）之间可以进行Cross Trigger。这个功能在你需要在不同时钟域的两个
2023-11-30 10:17
本文介绍了Vidado中FFT IP核的使用，具体内容为：调用IP核>>配置界面介绍>>IP核端口介绍>>MATLAB生成测试数据&
2024-11-06 09:51
前年，发表了一篇文章《VCS独立仿真Vivado IP核的一些方法总结》(链接在参考资料1)，里面简单讲述了使用VCS仿真Vivado IP核时遇到的一些问题及解决方案
2022-08-29 14:41
其实这儿便很简单了，可以直接在画布上添加一个ILA核，再把想要的信号线连进来就行了呀，都不需要在代码里定义这个ILA核。不过这样做就说明你还没能灵活的使用Xilinx的
2018-11-14 10:47
FPGA设计中的信号连接到ILA核的时钟和探针输入如图1。这些信号附加到探针输入，以设计速度采样，并使用片上块RAM（BRAM）存储。核参数指定探针的数量、跟踪样本深度和每个探针输入的宽度。使用与FPGA的JTAG接
2018-08-04 10:29
ILA应该是调试AMD-Xilinx FPGA最常用的IP。
2024-05-01 10:43
Vivado中提供了多种Debug的操作方式，下面就来总结一下： 1. 代码中例化ILA IP核 第一种，直接例化ILA IP核
2020-11-11 17:07
在开发PL时一般都会用到分频或倍频，对晶振产生的时钟进行分频或倍频处理，产生系统时钟和复位信号，下面就介绍一下在vivado2017.3中进行PL开发时调用IP的方法。
2018-12-22 14:26
