在用Vivado实现某个工程时，功能仿真正确，时序满足要求，比特流也能生成，但是在ILA调试和下板子时，无法得到正确的结果信号，请问各位大神可能是什么问题？
2017-12-11 11:10
在vivado生成ip核后缺少一大片文件，之前是可以用的，中途卸载过Modelsim，用vivado打开过ISE工程，因为工程中很多IP
2023-04-24 23:42
的经验几乎为0，因此我想就如何解决这个问题提出建议。这就是我的想法：1 - 首先，用Vivado HLS转换VHDL中的C代码（我现在有一些经验）2 - 在Vivado HLS中生成IP
2020-03-24 08:37
在使用vivadao在线调试功能时，对需要抓的信号MARK DEBUG，调用了ILA测试核，添加了时钟约束，但是总是显示no nets matched的warning，最后烧到片子里界面没有跳转到在线调试界面，无信号，显示没有添加
2015-06-08 11:19
你好这是我第一次尝试添加ILA来调试loigc。在Vivado我添加了ILA IP核 ila_0
2019-10-10 05:57
。计数器为26位，led输出为4位，那么我们将位宽设置好，点击OK生成IP核。在这里，我们简要介绍一下Vivado的OOC（Out-of-Context）综合的概念。对于顶层设计，
2023-04-17 16:33
在vivado中生成比特流，下板子同时用ILA抓取[5:0]}state和[2:0]count两个信号，不知道为什么count信号一直是常量，如下图，，但是代码中功能是每进入一次状态9即对count加1，而从
2017-08-16 11:22
过程中的系统生成器。另外，我的系统上安装了旧版本的ISE（13.3），它有一个系统生成器。但是，系统生成器的版本与Vivado不
2018-12-17 11:49
嗨，在网络实施期间，当我将用户ILA端口从3个端口扩展到11个端口时，会生成以下消息：[Vivado_Tcl 4-131] Power Optimization遇到异常：ERROR：[Common
2018-11-08 11:29
在vivado生成ip核后缺少一大片文件，之前都是正常的，杀毒软件也一直没有开，突然就变成这样了，还请大神告知是怎么回事？
2021-05-18 20:34
